用于无线基础设备中数据转换器和低成本FPGA的JESD204

1、用于无线基础设备中数据转换器和低成本 FPGA的 JESD204用于无线基础设备中数据转换器和低成本 FPGA的 JESD204A引言随着人们订购无线服务数量的激增、各种服务类型的多样化，以及更低的便携式设备接 入因特网的费用，使得对于增加基础设施容量的需求日益明显。 3G智能手机、 3G上网本和 3G平板电脑是引发对于无线数据服务和基站容量的爆炸性需求的 主要推动力。将性能叠加到现有的无线宽带设备，例如： HSPA和+ EV-DO（即 3G+），已经解决了一部分数据吞吐量的需要，但因为服务速度慢，无线服务用于无线基础设备中数据转换器和低成本 FPGA 的 JESD204A引言随着人们订购无线

2、服务数量的激增、各种服务类型的多样化，以及更低的便携 式设备接入因特网的费用，使得对于增加基础设施容量的需求日益明显。3G智能手机、 3G上网本和 3G平板电脑是引发对于无线数据服务和基站容量的爆炸 性需求的主要推动力。将性能叠加到现有的无线宽带设备，例如： HSPA+和 EV- DO（即 3G+），已经解决了一部分数据吞吐量的需要，但因为服务速度慢，无线 服务供应商仍饱受用户指责，尤其是在大城市中，用户不满的情况更加严重。无线运营商有向更高带宽服务发展的计划，如： LTE和 LTE-Advanced，以应对 这一挑战 ; 但是，部署这些 4G技术还需要几年时间，然而与此同时数据吞吐量 的要求

3、却还在不断上升。当全球的“桌上型”无线宽带服务需求无所不在时 （ 据 业内分析师预测这一现象将在今后 6年内出现 ） ，无线服务供应商仍将面临提高 基站密度的压力。大量增加基础设施的需求以及本地市场的激烈竞争将使得基 站 OEM厂商面临提价压力。以更低功耗和价格来增加容量是神话还是现实 过去，在远程通信行业更高性能的基站收发台 （BTS）通常需要消耗更多电能和更 高的总拥有成本。然而，未来这一情况将有望改变。在亚洲和非洲， Green field 3G 和增强型 3G的部署将引发残酷的降价及能耗压力，这很可能会波及 整个无线基础设施市场。对于无线基础设施 OEM厂商来说，关键的是要通过降 低基

4、站元器件材料成本，维持和增强盈利能力。如图 1 所示，降低元器件材料 成本的一种方法是从传统的、单一基站部署转变为分布式部署模型。图 1基站网络的演变这种拓扑结构解决了上文中提到的一些挑战，并且也促进了基于SERDES的逻辑器件的使用和这类器件应用的成熟化，用以支持从 RRU（射频拉远单元 ）到 BTS 的光纤数据传输。然而，由于射频拉远单元所包含的射频和数据转换设备，其 成本仍占了 BTS的元器件材料总成本中的很大部分。一类更低成本、低功耗的 新型 FPGA，如 LatticeECP3 器件，可通过与集成了支持 CPRI和 OBSAI基带接 口的 SERDES相结合，提供灵活的数据处理能力，

5、并且降低射频拉远单元的总成 本。但是，增加数据吞吐量的需求已经使得对于传统并行数据转换器接口的各 方面要求都逼近其极限，诸如：性能、印刷电路板布局的复杂性和制造成本以 及维护数据完整性所需的努力。这些挑战导致了在实际RRU数据转换器和数据处理 FPGA之间的 SERDES功能需要从 BTS接口迁移到数字数据 / 控制接口，如图 2 所示。 JEDEC JC-16 协会于 2008 年发布了这种新型接口的开放的行业标准， 称之为 JESD204A，并为进一步降低射频拉远单元的元器件材料成本带来了很大 的希望。Figure 2 JESD204A Interface图 2 JESD204A接口 目前

6、， NXP半导体提供的 CGVTM数据转换器上的 JESD204A接口是一种高速串行 接口，使用兼容 CML的差分信号和 8B/10B 编码。目前的最高数据速率为 3.125 Gbps，通过数据转换器和 FPGA之间的多路通道实现任意大小的系统带宽，实现 每个通道带宽超过 312.5 兆字节/ 秒的数据速率。由于 JESD204A支持精确的跨 线同步，它本身还支持正交采样，这对于以 OFDM调制机制为基础的 3G和 4G空 中接口来说是非常必要的。基于 SERDES的数据转换器和 FPGA的优势 可编程逻辑和高速数据转换技术在基站设计的整个演变过程中发挥了非常重要 的作用。数据转换器提供了射频

7、功率放大器与无线通信单元中射频小信号部分 的桥接，而 FPGA为设计师们提供了足够的灵活性，使得在空中接口规范完全确 定之前就可以开始设计。日益增加的基站数据吞吐量的需求导致了无线通信单元的元件成本和功耗的增 加，并使得相关印刷电路板和接口更加复杂，同时更加强调对信号完整性的要 求。兼容了 JESD204A的数据转换器，具有降低元器件材料成本及其他商业和技 术方面的优点，使得 BTS的 OEM厂商无法忽略这个新型、具有突破性意义的接 口选择。不断节约的元器件材料成本很快超过了采用该接口技术的花费，并且 还提高了系统的可靠性，从而进一步节约了成本。JEDEC JESD204A通过简化印刷电路板布

8、局大大地降低了射频拉远单元的元器件 材料成本，印刷电路板布局的简化在减少了电路板层数的同时缩小了电路板尺 寸，这两者都是增加电路板成本的重要因素。此外，由于 JESD204A大大降低了 数据转换器和 FPGA之间的接口信号数量，从而使得整个系统的可靠性得到增 强。由于低电压摆幅的 CML降低了功耗，电源的元器件材料成本也可能相应地 减少。 JESD204A除了有助于降低元器件材料成本，还对设计的系统架构级有很 大的益处。强大的嵌入式协议 ( 没有软件开销 ) ，包括数据加扰、单比特错误检 测和数据线路同步丢失检测，以及加强了射频印刷电路板上模拟和数字部分的 隔离，提高了抗噪声能力。许多业内观察

9、员认为数据转换接口向JESD204A的转换是不可避免的，就像在 PC和 DSP硬件领域中向 USB、PCI Express 和串行 RapidIO 高速串行的转换一样。正如数据转换器那样，对于成本、功耗和性能的更高要求也迫使FPGA架构发生重大改变，从而显著地提高了其性能、特性和逻辑密度。与 ASIC相比， FPGA 因其本身的灵活性和更快的产品上市时间，长期以来一直广受赞誉，但是过去 FPGA仅限用于“接口逻辑”和“修正错误”的应用。如今由于FPGA的价值已大大扩展，这一情况已经发生改观。例如，莱迪思低成本、低功耗的新型 FPGA 系列，具有增强型功能，如集成的 SERDE、S DSP的数据

10、通路和嵌入式存储器， 已经成为了众多射频拉远单元设计的重要组成部分。系统设计工程师们现在仅 需花费一半的功耗和成本，利用这款极具竞争力的带有 SERDES功能的 FPGA， 在复杂的信号路径应用中使用这个可编程平台，实现诸如数字下变频 (Digital Down Conversion ，DDC)、数字上变频 (Digital Up Conversion ， DUC、) 波峰因 数缩小 (Crest Factor Reduction ， CFR)和数字预失真 (Digital PreDistortion ，DPD)功能。小结BTS的 OEM厂商需要认真考虑，使用新的 JESD204A高速串行接口为射频拉远单 元节省元器件材料成本和其他费用，以作为应对未来不断增加的无线基础设施 ASP的降价压力的一种重要手段。过去， FPGA和数据转换器在射频拉远单元设计中发挥了关键作用 ; 如今，它们 在降低系统构建成本上发挥着更大的作用。基于 SERDES的、可扩展的 JESD