加法器和乘法器电路实现和算法

1、modern vlsi design 4e: chapter 66.1 引言modern vlsi design 4e: chapter 6topicsn芯片及子系统n子系统的优化modern vlsi design 4e: chapter 6n芯片是由多个子系统组合而成n子系统的优化可以从几个层次着手a) 版图，可以降低寄生参数b)电路，采用先进的电路降低延时c)逻辑，可以重组逻辑来降低延时d)寄存器传输及以上层次，如：流水线和恰当的编码 引言modern vlsi design 4e: chapter 66.2 组合移位器modern vlsi design 4e: chapter 6sh

2、iftersn是一种非常有用的算术运算器n基于锁存器的移位器一个周期只能移动一位n一个周期要移动多位需要复杂的结构modern vlsi design 4e: chapter 6funnel shiftern输入2n位数据和n位控制信号，并产生n位输出modern vlsi design 4e: chapter 6modern vlsi design 4e: chapter 66.3 加法器modern vlsi design 4e: chapter 6addern一位的全加器可以由真值表得到：si = ai xor bi xor cici+1 = aibi + aici + bicinrip

3、ple - carry adder(逐步进位加法器)ncarry lookahead adder （超前进位加法器）ncarry - skip adder（进位旁路加法器）ncarry - select adder（进位选择加法器）nmanchester carry adder（曼彻施特进位链）nserial adder （串行加法器）modern vlsi design 4e: chapter 6full adder modern vlsi design 4e: chapter 6ripple - carry addermodern vlsi design 4e: chapter 6carr

4、y lookahead addern传输变量和生成变量pi = ai + bigi = ai bin全加器的和和进位公式si = ci xor pi xor gici+1 = gi + picimodern vlsi design 4e: chapter 6carry lookahead addermodern vlsi design 4e: chapter 6carry lookahead addermodern vlsi design 4e: chapter 6carry lookahead addermodern vlsi design 4e: chapter 6carry lookah

5、ead addermodern vlsi design 4e: chapter 6carry - skip addern形成旁路的条件是每位传播变量p的取值为真n减小第一组和最后一组的长度来提高速度modern vlsi design 4e: chapter 6carry - skip addermodern vlsi design 4e: chapter 6carry - select addern按照进位输入的不同取值来去选择n速度比较快，但是以牺牲面积为代价modern vlsi design 4e: chapter 6manchester carry addern通过预充电来提高进位链

6、速度modern vlsi design 4e: chapter 6manchester carry addermodern vlsi design 4e: chapter 6serial addern是一种高速的算术方法，一般用在对计算速度要求比较高但是空转时间要求不高的场合n数据格式（第一个是lsb）modern vlsi design 4e: chapter 6serial adderlsb 信号用来清除进位寄存器modern vlsi design 4e: chapter 6加法器功耗n通常运算速度越慢的加法器功耗越低n进位旁路加法器是个例外，它要比逐位进位加法器的功耗要低modern

7、 vlsi design 4e: chapter 66.5 乘法器modern vlsi design 4e: chapter 6array multipliermodern vlsi design 4e: chapter 6array multipliermodern vlsi design 4e: chapter 6array multipliermodern vlsi design 4e: chapter 6array multipliern对于有符号数的乘法，我们可以采用如下等式modern vlsi design 4e: chapter 6array multipliermodern

8、 vlsi design 4e: chapter 6array multipliermodern vlsi design 4e: chapter 6topicsmodern vlsi design 4e: chapter 6booth encodingnbooth encoding可以减小部分积的数目（n+1/2），从而缩小面积，提高运算速度。modern vlsi design 4e: chapter 6booth encodingmodern vlsi design 4e: chapter 6booth encodingn一种简单booth算法电路实现modern vlsi design 4e: chapter 6wallace treen可以有效减少加法器的数目，比常规的计算速度更快n可以和booth 算法结合起来共同提高运算速度modern vlsi design 4e: chapter 6wallace treen以8位无符号数来说明wallace tree算法 长方形代表全加器，圆