微处理器系统结构与嵌入式系统设计第五章答案

1、5.10用16KX1位的DRAM 芯片组成 64KX8位存储器，要求：(1) 画出该存储器的组成逻辑框图。(2) 设存储器读/写周期为0.5卩SQPU在1 yS内至少要访问一次。试问采用 哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单 元刷新一遍所需的实际刷新时间是多少？(1)组建存储器共需 DRAM 芯片数N= (64K*8 ) / (16K*1 ) =4*8 (片)。每8片组成16KX8位的存储区，A13A0作为片内地址，用 A15、A14经2:4译码器产生片选信号：，逻辑框图如下(图有误：应该每组 8片，每片数据线为1根)(2)设16KX8位存储芯片的阵列结构为128行

2、X128列，刷新周期为 2ms。因为刷新每行需0.5 yS,则两次(行)刷新的最大时间间隔应小于：f 二兰竺= 15.5 (AS)128为保证在每个1yS内都留出0.5 yS给CPU访问内存，因此该DRAM适合采用分散式或 异步式刷新方式，而不能采用集中式刷新方式。若采用分散刷新方式， 则每个存储器读/写周期可视为1 yS,前0.5yS用于读写，后 0.5 yS用于刷新。相当于每 1 yS刷新一行，刷完一遍需要128X 1 yS= 128 yS,满足刷新周期小于2ms的要求；若采用异步刷新方式，则应保证两次刷新的时间间隔小于15.5 y S如每隔14个读写周期刷新一行，相当于每 15 yS刷新

3、一行，刷完一遍需要 128 x 15yS= 1920 y S,满足刷新 周期小于2ms的要求；需要补充的知识：刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止 的时间间隔。刷新周期通常可以是2ms，4ms或8ms。DRAM 一般是按行刷新，常用的刷新方式包括：集中式：正常读/写操作与刷新操作分开进行，刷新集中完成。(DRAM共128行，刷新周期为2ms,读/写涮新时间均为0.5诃分散式：一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。特点：不存在停止读/写操作的死时间，但系统运行速度降低。叩 (IIlit|-tr(127)刷新间隔1刘个系箏周期(L2

4、HRE)t(DRAM共128行，刷新周期为128q, tm= 0.5以为读/写时间，tr= 0.5以为刷新时间,tc= 1 yS为存储周期)异步式：前两种方式的结合， 每隔一段时间刷新一次，只需保证在刷新周期内对整个存储器刷新一遍。5.11若某系统有24条地址线，字长为8位，其最大寻址空间为多少？现用 SRAM2114(1K*4)存储芯片组成存储系统，试问采用线选译码时需要多少个 2114存储芯片？该存储器的存储容量=224 *8bit=16M字节需要SRAM2114(1K*4)存储芯片数目：16M 8 =160组 2片/组二320片1K汇45.12在有16根地址总线的机系统中画出下列情况下存

5、储器的地址译码和连 接图。(1) 采用8K*1位存储芯片，形成64KB存储器。(2) 采用8K*1位存储芯片，形成32KB存储器。(3) 采用4K*1位存储芯片，形成16KB存储器。由于地址总线长度为16，故系统寻址空间为 216位宽二64K 位宽bit(1) 8K*1位存储芯片地址长度为13, 64KB存储器需要8个8K*1位存储芯片，故总共需要16根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0共需8片8K*1位存储-H- LJL 心片红色为片选第一片 地址范围0000H1FFFH00000000000000000001111111111

6、111第二片 地址范围2000H3FFFH00100000000000000011111111111111第三片 地址范围4000H5FFFH01000000000000000101111111111111第四片 地址范围6000H7FFFH01100000000000000111111111111111第五片 地址范围8000H9FFFH10000000000000001001111111111111第六片 地址范围OAOOOH0BFFFH10100000000000001011111111111111第七片 地址范围OCOOOH0DFFFH1100000000000000110111111

7、1111111第八片 地址范围OEOOOH0FFFFH11100000000000001111111111111111其连线图如下:(2) 8K*1位存储芯片地址长度为13, 32KB存储器需要4个8K*1位存储芯片故总共需要15根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3 ,A2A1A0共需4片8K*1位存储-H- LJk 心片红色为片选第一片 地址范围0000H1FFFH00000000000000000001111111111111第二片 地址范围2000H3FFFH00100000000000000011111111111111第三片 地址范

8、围4000H5FFFH01000000000000000101111111111111第四片 地址范围6000H7FFFH01100000000000000111111111111111其连线图如下:(3) 4K*1位存储芯片地址长度为12, 16KB存储器需要4个4K*1位存储芯片故总共需要14根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3 ,A2A1A0共需4片4K*1位存储-H- LJL 心片红色为片选第一片 地址范围0000H0FFFH00000000000000000000111111111111第二片地址范围1000H1FFFH000100

9、00000000000001111111111111第三片 地址范围2000H2FFFH00100000000000000010111111111111第四片 地址范围3000H3FFFH00110000000000000011111111111111其连线图如下:方案一:5.13试为某8位计算机系统设计一个具有8KB ROM和40KB RAM的存储器。要求 ROM 用EPROM 芯片2732组成，从0000H地址开始；RAM用S RAM 芯片6264组成，从 4000H地址开始。查阅资料可知，2732容量为4K X 8（字选线12根）,6264容量为8K X 8（字选线13根），因此本系统中

10、所需芯片数目及各芯片地址范围应如下表所示:A15A14A13A12A11A10A9A8A7A6A5A4A3丿A2A1共需2片2732构成系 统ROM红色为片选第一片 地址范围0000HOFFFH000000000000000000011111111111第二片 地址范围1000H1FFFH000100000000000000111111111111共需5片6264构成系统RAM红色为片选第一片地址范围4000H5FFFH010000000000000010111111111111第二片 地址范围6000H7FFFH011000000000000011111111111111第三片 地址范围80

11、00H9FFFH100000000000000100111111111111第四片 地址范围0A000H0BFFFH101000000000000101111111111111第五片 地址范围0C000H0DFFFFH110000000000000110111111111111说明： 8位微机系统地址线一般为 16位。采用全译码方式时，系统的 AoA12直接与6264 的13根地址线相连，系统的A。An直接与2732的12根地址线相连。片选信号由74LS138 译码器产生，系统的 A15A13作为译码器的输入。 各芯片的数据总线（DoD7）直接与系统的数据总线相连。 各芯片的控制信号线（RD、

12、WR）直接与系统的控制信号线相连。5.14试根据下图EPROM的接口特性，设计一个EPROM写入编程电路，并 给出控制软件的流程。+5VDo D7Ao A7高位地址译码编程控制信号RDOo O7A A13vcc* CEVPP- +12V* PGM_GND+ OEEPROM写入编程电路设计如下图所示:D0 D7+5V入A。0 。7Ao A13VCC控制模块高位地址译码编程控制信号CEVPP+12VRDPGMGNDOE控制软件流程：（1）上电复位;（2）OE信号为电平”无效（写模式），PGM信号为电平”0”有效（编程控制模式）软件进入编程状态，对 EPROM存储器进行写入编程操作；（3）高位地址译

13、码信号 CE为电平”1”无效，对存储器对应 0000H3FFFH地址的数据依次进行写入操作（其中高位地址为 0、低位地址 Aj A13从0000H到3FFFH依次加1）写入的值为数据总线D0 D13对应的值。（4）高位地址译码信号 CE为电平”0”有效，对存储器对应 4000H7FFFH地址的数据依次进行写入操作（其中高位地址为1,低位地址 人 A3从0000H到3FFFH 依次加1）写入的值为数据总线D0 D13对应的值。（5）存储器地址为7FFFH时，写入操作完成，控制软件停止对 EPROM的编程状态，释放对OE信号和PGM信号的控制。5.15试完成下面的 RAM系统扩充图。假设系统已占用

14、0000 27FFH段内存地址空间，并拟将后面的连续地址空间分配给该扩充RAMA11A15 A14-A13 A12ZX：R AV CSD厂Aq-A.9A（厂 AjjR WCSR/WCSHPrQ*AoA9R./W CSDl-Dj译码器输出A15A14A13A12A11A10A0地址空间/QO0000000H07FFH/Q10010800H0FFFH/Q2010000000000011000H17FFH/Q3011llllllllll1800H1FFFH/Q4001002000H27FFH/Q51010000000000-2800H2BFFH111111111112C00H2FFFH/Q6110/

15、Q7111下面方案的问题：1. 地址不连续，驱动设计可能会比较麻烦;2. 地址重复，浪费系统地址空间；3. 不容易理解，实际上使用可能会有问题;5.16某计算机系统的存储器地址空间为A8000HCFFFFH ,若采用单片容量为16K*1位的SRAM 芯片，(1) 系统存储容量为多少？(2) 组成该存储系统共需该类芯片多少个？(3) 整个系统应分为多少个芯片组？(1) 该计算机系统的存储器地址空间为A8000HCFFFFH，系统存储容量为：（D0000H-A8000H） 8bit=28000H*8bit=160KB（2）单片容量为 16K*1为的SRAM芯片的存储容量为 16Kbit=2KB组成该存储系统共需该类芯片160KB/2KB=80个（3） 题目未给出该系统的数据位宽为多少，此处设为8bit位宽则每组芯片组需要 8个单片容量为16K*1为的SRAM芯片 所有整个系统应分为 80/8=10个芯片组。5仃 由一个具有8个存储体的低位多体交叉存储体中，如果处理器的访存地址为以下八进制值。求该存储器比单体存储器的平均访问速度提高多少（忽 略初启时的延时）？(1)10018,10028,10038,-,11008(2)10028,10048,10068,-,12008(3)10038,10068,10118,-,13008此