微机原理与接口技术09定时计数器8253应用设计

1、本教案内容本教案内容第第9章章 定时定时/ /计数器计数器82538253应用设计应用设计 1.8253的引脚功能及特点的引脚功能及特点2.8253的原理结构及工作原理的原理结构及工作原理3.8253的控制字及工作方式的控制字及工作方式4.8253与系统总线的接口方法与系统总线的接口方法5.8253的应用设计的应用设计图图9.1 82539.1 8253引脚图引脚图 Intel Intel公司生产的可编程定时公司生产的可编程定时/ /计数器计数器8253 8253 采用采用2424脚的脚的DIPDIP封装，用作分频器、定时信号产生器等。封装，用作分频器、定时信号产生器等。07D DCSRDWR

2、01A ,A02CLK CLK02GATE GATE引脚名引脚名功功 能能连接去向连接去向数据总线（双向）数据总线（双向）CPUCPU片选信号片选信号译码电路译码电路读信号读信号CPUCPU写信号写信号CPUCPU端口地址端口地址CPUCPU3 3个计数通道的时钟（计数脉冲）个计数通道的时钟（计数脉冲）外部外部3 3个计数通道的控制信号个计数通道的控制信号外部外部3 3个计数通道的输出信号个计数通道的输出信号外部外部Vcc电源（电源（+5V+5V）/GND地地/07OUTOUT表表1 82531 8253引脚定义引脚定义 计数器 0GATE0CLK0OUT0GATE1CLK1OUT1GATE2

3、CLK2OUT2地址线RDWRCSA1A0计数器 1计数器 2Intel 8253地址译码D7D0lll可编程定时可编程定时/ /计数器计数器82538253的原理结构图的原理结构图 定时定时/ /计数器计数器82538253一共有三个独立的计数通道一共有三个独立的计数通道（也称计数器）：计数器（也称计数器）：计数器0 0、计数器、计数器1 1、计数器、计数器2 2。方式控制字寄存器状态寄存器状态锁存控制逻辑CRCEOLCLKGATEOUT内部总线 每个计数通道的内部结构如下图所示，在每个计数通道的内部结构如下图所示，在每个计数通道中主要包含四个部件：计数寄存每个计数通道中主要包含四个部件：计

4、数寄存器器CR(CR(Count RegisterCount Register,16,16位位) )、计数工作单元、计数工作单元CE(CE(Counting ElementCounting Element,16,16位位) )、输出锁存器、输出锁存器OL(OL(Output LatchOutput Latch, 16, 16位位) )、控制字寄存器、控制字寄存器( (Control Word RegisterControl Word Register,8,8位位) )。每个计数通道有每个计数通道有三个输入输出信三个输入输出信号：时钟（计数号：时钟（计数脉冲）脉冲）CLKxCLKx（输（输入）、

5、控制信号入）、控制信号GATExGATEx（输入）、（输入）、输出信号输出信号OUTxOUTx（输出）。（输出）。 其中控制字寄存器共用一个端口地址其中控制字寄存器共用一个端口地址, ,由控制字中由控制字中的的D D7 7D D6 6位来指定寻址哪个计数通道位来指定寻址哪个计数通道, ,其它其它3 3个计数通道个计数通道各占用一个端口地址。为本章说明方便各占用一个端口地址。为本章说明方便, ,将这四个地将这四个地址分别用址分别用COUNTACOUNTA、COUNTBCOUNTB、COUNTCCOUNTC和和COUNTDCOUNTD表示。表示。 通过计数通道的端口地址可以访问通道中的通过计数通道

6、的端口地址可以访问通道中的CRCR、OL,OL,当对通道进行写操作时当对通道进行写操作时, ,实际上表示将计数初值实际上表示将计数初值( (即时常数即时常数) )写入写入CRCR；当对通道进行读操作时；当对通道进行读操作时, ,表示将从表示将从OLOL中读取计数值。中读取计数值。 定时定时/ /计数器计数器82538253占用占用4 4个端口地址个端口地址： 寻寻 址址 0 00 0 计数通道计数通道0 0 0 1 0 1 计数通道计数通道1 1 1 0 1 0 计数通道计数通道2 2 1 1 1 1 控制字寄存器控制字寄存器01AA 定时定时/ /计数器计数器82538253一共有一共有6

7、6种工作方式，由控制种工作方式，由控制字寄存器的内容来设定。方式控制字如下图所示。字寄存器的内容来设定。方式控制字如下图所示。SC1SC0RL1RL0M2M1M0BCD选择计数通道读写规则工作方式数据类型D7D6D5D4D3D2D0D1一、一、82538253的方式控制字的方式控制字 图图9.3 82539.3 8253的方式控制字的方式控制字三个计数通道共用一个端口地址，由控制字中三个计数通道共用一个端口地址，由控制字中的位的位( (即即 ) )来确定计数通道：来确定计数通道： 含含 义义 0 0 0 0 计数通道计数通道0 0 0 1 0 1 计数通道计数通道1 1 1 0 1 0 计数通

8、道计数通道2 2 1 1 1 1 保留保留67DD10SC SC10SC SC方式控制字的位方式控制字的位D D5 5D D4 4（即（即RLRL1 1RLRL0 0）用于设定计数通）用于设定计数通道的读写规则：道的读写规则：RLRL1 1RLRL0 0 含含 义义 0 0 0 0 计数通道的锁存命令，即将当前计数通道的锁存命令，即将当前CECE的内容锁存到的内容锁存到OLOL 0 1 0 1 只读写只读写CRCR或或OLOL的低的低8 8位位 1 0 1 0 只读写只读写CRCR或或OLOL的高的高8 8位位 1 1 1 1 先读写先读写CRCR或或OLOL的低的低8 8位，再读写高位，再读

9、写高8 8位位 方式控制字的方式控制字的M M1 1M M2 2M M3 3位（位（M M2 2M M1 1M M0 0）用于设定计数）用于设定计数通道的工作方式通道的工作方式: : M M2 2M M1 1M M0 0 含含 义义 0 0 0 0 0 0 方式方式0 0 0 0 1 0 0 1 方式方式1 1 1 01 0 方式方式2 2 1 11 1 方式方式3 3 1 0 0 1 0 0 方式方式4 4 1 0 1 1 0 1 方式方式5 5 方式控制字的最低位方式控制字的最低位D D0 0（即（即BCDBCD位）用于指定读位）用于指定读写数据的格式写数据的格式, ,当当BCD=0BCD

10、=0时时, ,表示读写数据为二进制表示读写数据为二进制数数, ,当当BCD=1BCD=1时时, ,表示读写数据为两位十进制数。表示读写数据为两位十进制数。 CLK CLK脉冲：是指脉冲：是指CLKCLK上从上升沿到下降沿上从上升沿到下降沿的时间。计数器与计数通道的含义一致。时的时间。计数器与计数通道的含义一致。时常数：是指通过指令写入到计数器的值，可常数：是指通过指令写入到计数器的值，可以理解成计数器的初值。以理解成计数器的初值。 二、二、82538253的工作方式的工作方式 1 1、方式、方式0 0 计数达到终值时中断计数达到终值时中断 功能：方式功能：方式0 0可以实现设定一个确定的时间可

11、以实现设定一个确定的时间t t0 0，当到达时间当到达时间t t0 0时，需要进行某种操作。时，需要进行某种操作。 在方式在方式0 0下，当写入方式控制字后，相应的下，当写入方式控制字后，相应的OUTOUT端输出变为低电平，直到计数器达到端输出变为低电平，直到计数器达到0 0时变为高电时变为高电平，表示达到了定时的时间。当再次写入时常数时，平，表示达到了定时的时间。当再次写入时常数时，开始一个新的定时过程。开始一个新的定时过程。 输入控制信号输入控制信号GATEGATE可以暂停计数操作，来加长可以暂停计数操作，来加长定时的时间（在时常数不变的情况下）定时的时间（在时常数不变的情况下） 当当GA

12、TEGATE0 0时，表示相应的计数器暂停计数；时，表示相应的计数器暂停计数； 当当GATEGATE1 1时，表示相应的计数器正常计数。时，表示相应的计数器正常计数。图图9.4 GATE=19.4 GATE=1情况下方式情况下方式0 0计数过程计数过程写方式控制字写时常数写时常数（4）CLKOUTWRCE的内容（N表示不确定值）N04030100FFFF00000000CE的高位字节CE的低位字节图图9.5 9.5 利用利用GATEGATE信号加长信号加长OUTOUT端的低电平宽度端的低电平宽度 写时常数（4）CLKOUTWRCEN040303FFFF000000030000030002000

13、10000GATEN图图9.6 9.6 利用写入新的时常数加长利用写入新的时常数加长OUTOUT端的低电平宽度端的低电平宽度 写时常数（4）CLKOUTWRCEN04030201FFFF0000000004000003000200010000写时常数（4） 方式方式0 0具有下列一些特点：具有下列一些特点： 向向82538253置方式字或时常数时，置方式字或时常数时，OUTOUT变成低电平变成低电平； 置入时常数后，下一个置入时常数后，下一个CLKCLK脉冲，使脉冲，使CRCR内容内容( (初值初值) )置入计数单元；置入计数单元； 在后续在后续CLKCLK脉冲脉冲, ,进行进行“减减1 1”

14、计数；计数； 当计数至当计数至0 0时时,OUT,OUT由低变高由低变高, ,并继续计数并继续计数, ,从从0 0到到0FFFFH0FFFFH； 上述计数过程受上述计数过程受GATEGATE控制控制, ,当当GATEGATE1 1时允许时允许计数，当计数，当GATEGATE0 0时则暂停计数；时则暂停计数； 正常情况下正常情况下, ,即即GATE=1,GATE=1,对计数器置入时常数对计数器置入时常数N N时时, ,要经过要经过N N1 1个时钟周期才能使个时钟周期才能使OUTOUT输出高电平输出高电平； OUTOUT端由低变高信号可用作中断请求信号端由低变高信号可用作中断请求信号, ,表表示

15、已达到了预定的时间；示已达到了预定的时间； 计数过程中计数过程中, ,如如GATEGATE变为低电平变为低电平, ,暂停计数暂停计数, ,等等待待GATEGATE变为高电平后变为高电平后, ,计数器继续计数器继续“减减1 1”计数。计数。例例1 1：向：向82538253的的A A1 1A A0 011B11B的地址写入的地址写入0011 0011 0000B0000B，则表示计数器，则表示计数器0 0设置成方式设置成方式0 0，并且采用，并且采用1616位时常数，假设时常数为位时常数，假设时常数为15001500，则计数器，则计数器0 0的的初始化程序段如下：初始化程序段如下：MOV DX,

16、 COUNTDMOV DX, COUNTD ；写入；写入82538253的方式控制字的方式控制字MOV AL, 0011 0000BMOV AL, 0011 0000BOUT DX, ALOUT DX, ALMOV DX, COUNTAMOV DX, COUNTA ；计数器；计数器0 0置入时常数置入时常数MOV AX, 1500MOV AX, 1500OUT DX, ALOUT DX, ALXCHG AL, AHXCHG AL, AHOUT DX, ALOUT DX, AL2 2、方式、方式1 1 硬件触发的单脉冲形成硬件触发的单脉冲形成功能功能：用硬件触发形成单脉冲。：用硬件触发形成单脉冲

17、。 在方式在方式1 1下，下，OUTOUT端初始值为高电平，端初始值为高电平，在在GATEGATE端端加入有效的触发信号（上升沿加入有效的触发信号（上升沿），并经过一个），并经过一个CLKCLK脉冲后，脉冲后，OUTOUT端变为低电平，表示一个单脉冲形成端变为低电平，表示一个单脉冲形成的开始，与此同时，将时常数从的开始，与此同时，将时常数从CRCR读入读入CECE，并进，并进行行“减减1 1”计数，这种计数不受计数，这种计数不受GATEGATE端低电平的限端低电平的限制。当计数达到制。当计数达到0 0时，时，OUTOUT端变为高电平，表示一端变为高电平，表示一个单脉冲过程的结束。个单脉冲过程的

18、结束。 与方式与方式0 0类似，上图给出了方式类似，上图给出了方式1 1的计数过程，的计数过程，其中图（其中图（a a）表示正常情况；）表示正常情况；0000写方式写方式控制字控制字写时常写时常数（数（4 4）WRWROUTOUTCECEN N040403030202010100000000000000000000FFFFFFFF0000040400000303GATEGATECLKCLKN NN N（a a）图（图（b b）表示在第一次硬件触发产生单脉冲完成之）表示在第一次硬件触发产生单脉冲完成之前，又来了一个触发信号，从而使单脉冲宽度变宽前，又来了一个触发信号，从而使单脉冲宽度变宽写方式写

19、方式控制字控制字写时常写时常数（数（6 6）WRWROUTOUTCECEN N0606050504040303000000000000000002020000000006060000050500000404GATEGATECLKCLKN NN N（b b） 图（图（c c）表示在某次单脉冲完成之前，又写入）表示在某次单脉冲完成之前，又写入了新的时常数，下次单脉冲才采用新时常数。了新的时常数，下次单脉冲才采用新时常数。写方式写方式控制字控制字写时常写时常数（数（4 4）WRWROUTOUTCECEN N0404030302020101000000000000000000000000FFFFFFF

20、F0000060600000505GATEGATECLKCLKN NN N（c c）写时常写时常数（数（6 6）方式方式1 1具有下列一些特点：具有下列一些特点：在置控制字或时常数后，在置控制字或时常数后，OUTOUT端仍输出高电平端仍输出高电平；在在GATEGATE端输入有效的触发信号（上升沿），并端输入有效的触发信号（上升沿），并经过一个经过一个CLKCLK脉冲，脉冲，OUTOUT变为低电平，作为单脉冲变为低电平，作为单脉冲的开始，同时将的开始，同时将CRCR读入读入CECE，并开始，并开始“减减1 1”计数；计数；当当CECE计数到计数到0 0时，时，OUTOUT端变为高电平，表示本次端

21、变为高电平，表示本次单脉冲形成结束；单脉冲形成结束；当计数通道的时常数为当计数通道的时常数为N N时，硬件触发所产生时，硬件触发所产生的单脉冲（低电平）的宽度为的单脉冲（低电平）的宽度为N N个计数时钟周期个计数时钟周期；原则上说，每个触发信号都可以形成一个单脉原则上说，每个触发信号都可以形成一个单脉冲，但如果在单脉冲低电平期间再加入触发信号冲，但如果在单脉冲低电平期间再加入触发信号，则可以使单脉冲宽度加宽；，则可以使单脉冲宽度加宽；在单脉冲形成期间，向在单脉冲形成期间，向CRCR置入新的时常数，但置入新的时常数，但未加触发信号，则本次单脉冲的形成不受影响，未加触发信号，则本次单脉冲的形成不受

22、影响，之后的触发信号才使用新的时常数；之后的触发信号才使用新的时常数；例例2 2：向：向82538253的的 11B11B的地址写入的地址写入0101 0101 0010B0010B，则表示计数器，则表示计数器1 1设置成方式设置成方式1 1，并且采用，并且采用低低8 8位时常数，假设时常数为位时常数，假设时常数为1515，则计数器，则计数器1 1的初的初始化程序段如下：始化程序段如下：MOV DX, COUNTDMOV DX, COUNTD ；写入；写入82538253的方式控制字的方式控制字MOV AL, 0101 0010BMOV AL, 0101 0010BOUT DX, ALOUT

23、DX, ALMOV DX, COUNTBMOV DX, COUNTB ；计数器；计数器1 1置入时常数置入时常数MOV AL, 15MOV AL, 15OUT DX, ALOUT DX, AL01AA3 3、方式、方式2 2 分频脉冲形成分频脉冲形成功能功能：方式：方式2 2类似于类似于N N分频器，利用这种方式可分频器，利用这种方式可以产生周期信号。以产生周期信号。 在正常情况下（在正常情况下（GATEGATE1 1），将计数器设置成），将计数器设置成方式方式2 2后，后，OUTOUT端输出高电平；向端输出高电平；向CRCR置入时常数置入时常数N N后后，下一个，下一个CLKCLK脉冲将时常

24、数从脉冲将时常数从CRCR读入读入CECE，并开始，并开始“减减1 1”计数；当计数到计数；当计数到0001H0001H时，时，OUTOUT端变为低电平端变为低电平，经过一个，经过一个CLKCLK脉冲，脉冲，OUTOUT端再次变为高电平，产端再次变为高电平，产生一个时钟周期的负脉冲，与此同时，重新将时生一个时钟周期的负脉冲，与此同时，重新将时常数从常数从CRCR读入读入CECE，并继续计数。这样，就可以产，并继续计数。这样，就可以产生周期的分频信号。生周期的分频信号。写方式控制字写时常数（4）WROUTCEN04030201000000000400000300020001GATE=1CLKNN

25、（a）写方式控制字写时常数（4）WROUTCEN04030304000000000300000200010004GATECLKNN（b）写方式控制字写时常数（4）WROUTCEGATE=1CLK（c）写时常数（3）0004N04030201000000000300000200010003NN0200图图9.89.8方式方式2 2的计数过程的计数过程 方式方式2 2的计数过程如的计数过程如右图所示，图（右图所示，图（a a）为正）为正常情况下（即常情况下（即GATEGATE1 1）的分频脉冲形成，当时的分频脉冲形成，当时常数为常数为N N时，则时，则OUTOUT产生产生的信号为计数时钟的的信号为

26、计数时钟的N N分分频，高电平为（频，高电平为（N N1 1）个计数时钟周期，低电个计数时钟周期，低电平为平为1 1个计数时钟周期。个计数时钟周期。 图（图（b b）表示）表示GATEGATE信信号的作用效果，当号的作用效果，当GATEGATE为低电平时，计数器暂为低电平时，计数器暂停计数，停计数，GATEGATE端的上升端的上升沿使计数器重新读入时沿使计数器重新读入时常数。常数。 图（图（c c）表示写入新）表示写入新的时常数的情况，它只的时常数的情况，它只能在下一次分频脉冲后能在下一次分频脉冲后起作用。起作用。方式方式2 2具有下列一些特点：具有下列一些特点：在置方式在置方式2 2的控制字

27、后，的控制字后，OUTOUT端变为高电平；端变为高电平；在置入时常数后，下一个在置入时常数后，下一个CLKCLK脉冲期间，将时常脉冲期间，将时常数从数从CRCR读入读入CECE，并开始，并开始“减减1 1”计数；计数；当当CECE计数到计数到0101时，在时，在OUTOUT端输出一个负脉冲，并端输出一个负脉冲，并重新读入时常数进行计数；重新读入时常数进行计数；正常情况下，当计数通道的时常数为正常情况下，当计数通道的时常数为N N时，时，OUTOUT产生的信号为计数时钟的产生的信号为计数时钟的N N分频；分频；OUTOUT产生的分频信号，有两种同步方式：向产生的分频信号，有两种同步方式：向CRC

28、R写入新的时常数（称为软件同步）和在写入新的时常数（称为软件同步）和在GATEGATE端端产生上升沿（称为硬件同步）；产生上升沿（称为硬件同步）；当当GATEGATE0 0时，计数器暂停计数。时，计数器暂停计数。例例3 3：向：向82538253的的A A1 1A A0 011B11B的地址写入的地址写入1001 1001 0100B0100B，则表示计数器，则表示计数器2 2设置成方式设置成方式2 2，并且采用低，并且采用低8 8位时常数，假设时常数为位时常数，假设时常数为1313，则计数器，则计数器2 2的初始化的初始化程序段如下：程序段如下：MOV DX, COUNTDMOV DX, C

29、OUNTD；写入；写入82538253的方式控制字的方式控制字MOV AL, 1001 0100BMOV AL, 1001 0100BOUT DX, ALOUT DX, ALMOV DX, COUNTCMOV DX, COUNTC；计数器；计数器2 2置入时常数置入时常数MOV AL, 13MOV AL, 13OUT DX, ALOUT DX, AL 这样在这样在OUT2OUT2端就产生了端就产生了CLK2CLK2的的1313分频信号，分频信号，这要是通过逻辑电路实现就比较麻烦。这要是通过逻辑电路实现就比较麻烦。 4 4、方式、方式3 3 方波信号形成方波信号形成 功能功能：方式方式3 3类似

30、于方式类似于方式2 2，只是在，只是在OUTOUT上产生上产生对称的或近似对称的方波。对称的或近似对称的方波。 在正常情况下（在正常情况下（GATEGATE1 1），将计数器设置成），将计数器设置成方式方式3 3后，后，OUTOUT端输出高电平；向端输出高电平；向CRCR置入时常数置入时常数N N（设（设N N为偶数）后，下一个为偶数）后，下一个CLKCLK脉冲将时常数从脉冲将时常数从CRCR读读入入CECE，并开始，并开始“减减2 2”计数，当计数到计数，当计数到0 0时，时，OUTOUT端变端变为低电平；重新将时常数从为低电平；重新将时常数从CRCR读入读入CECE，并进行，并进行“减减2

31、 2”计数，当计数到计数，当计数到0 0时，时，OUTOUT端再次变为高电平，产端再次变为高电平，产生一个时钟周期的方波信号，重复这一过程，可以生一个时钟周期的方波信号，重复这一过程，可以产生周期的对称方波信号。产生周期的对称方波信号。 当设定的时常数当设定的时常数N N为奇数时，在将时常数从为奇数时，在将时常数从CRCR读入读入CECE时会自动减时会自动减1 1，使，使CECE中的初步变成中的初步变成N N1 1（偶数），（偶数），OUTOUT端输出高电平，并开始端输出高电平，并开始“减减2 2”计计数，当计数到数，当计数到0 0时，再经过时，再经过1 1个个CLKCLK后使后使OUTOUT

32、端变成端变成低电平；重新将时常数从低电平；重新将时常数从CRCR读入读入CECE，并进行，并进行“减减2 2”计数，当计数到计数，当计数到0 0时，时，OUTOUT端再次变为高电平，端再次变为高电平，产生一个时钟周期的方波信号，重复这一过程，产生一个时钟周期的方波信号，重复这一过程，可以产生周期的近似对称的方波信号。可以产生周期的近似对称的方波信号。 方式方式3 3的计数过的计数过程如右图所示，程如右图所示， 图（图（a a）为正常）为正常情况下（即情况下（即GATEGATE1 1）的对称方波信）的对称方波信号形成，时常数号形成，时常数N N为偶数；为偶数； 图（图（b b）为正）为正常情况下

33、的近似对常情况下的近似对称方波信号形成，称方波信号形成，时常数时常数N N为奇数；为奇数； 图 （图 （ c c ） 表 示） 表 示GATEGATE信号的作用效信号的作用效果（时常数果（时常数N N为奇为奇数），当数），当GATEGATE为低为低电平时，计数器暂电平时，计数器暂停计数，停计数，GATEGATE端的端的上升沿使计数器重上升沿使计数器重新读入时常数。新读入时常数。（a）写方式控制字写时常数（4）WROUTCEN04020402000000000400000200040002GATE=1CLKN0004NN0002写方式控制字写时常数（4）WRCLKGATE（c）OUTCEN040

34、20402000000000200000200040002N0004NN0002（b）写方式控制字写时常数（5）WROUTCEN04020004000000000200000400020000GATE=1CLKN0004NN0002图图9.9 9.9 方式方式3 3的计数过程的计数过程 方式方式3 3具有下列一些特点：具有下列一些特点：在置方式在置方式3 3的控制字后，的控制字后，OUTOUT端变为高电平；端变为高电平；在置入偶数的时常数后，在置入偶数的时常数后，OUTOUT端变为高电平，下端变为高电平，下一个一个CLKCLK脉冲期间，将时常数从脉冲期间，将时常数从CRCR读入读入CECE，并

35、开始，并开始“减减2 2”计数；当计数；当CECE计数到计数到0 0时，时，OUTOUT端输出变为低电端输出变为低电平，并重新读入时常数进行计数；当再次计数到平，并重新读入时常数进行计数；当再次计数到0 0时，时，OUTOUT端输出变为高电平，产生一个周期的对称端输出变为高电平，产生一个周期的对称方波信号；方波信号；在置入奇数的时常数后，在置入奇数的时常数后，OUTOUT端变为高电平，下一端变为高电平，下一个个CLKCLK脉冲期间，将时常数从脉冲期间，将时常数从CRCR读入读入CECE时自动减时自动减1 1，并开始并开始“减减2 2”计数；当计数；当CECE计数到计数到0 0时，再经过时，再经

36、过1 1个个CLKCLK后使后使OUTOUT端变成低电平；并重新读入时常数进行端变成低电平；并重新读入时常数进行计数；当再次计数到计数；当再次计数到0 0时，时，OUTOUT端输出变为高电平，端输出变为高电平，产生一个周期的近似对称方波信号；产生一个周期的近似对称方波信号；正常情况下，当计数通道的时常数为正常情况下，当计数通道的时常数为N N时，时，OUTOUT产产生的信号为计数时钟的生的信号为计数时钟的N N分频方波信号；分频方波信号；OUTOUT产生的方波信号，有两种同步方式：向产生的方波信号，有两种同步方式：向CRCR写入写入新的时常数（称为软件同步）和在新的时常数（称为软件同步）和在G

37、ATEGATE端产生上升端产生上升沿（称为硬件同步）；沿（称为硬件同步）；当当GATEGATE0 0时，计数器暂停计数。时，计数器暂停计数。例例4:4:向向82538253的的A A1 1A A0 011B11B的地址写入的地址写入0011 0011 0110B0110B，则表示计数器，则表示计数器0 0设置成方式设置成方式3 3，并且采用，并且采用1616位时常数，假设时常数为位时常数，假设时常数为20002000，则计数器，则计数器0 0的初始的初始化程序段如下：化程序段如下：MOV DX, COUNTDMOV DX, COUNTD；写入；写入82538253的方式控制字的方式控制字MOV

38、 AL, 0011 0110BMOV AL, 0011 0110BOUT DX, ALOUT DX, ALMOV DX, COUNTAMOV DX, COUNTA；计数器；计数器0 0置入时常数置入时常数MOV AX, 2000MOV AX, 2000OUT DX, ALOUT DX, ALXCHG AL, AHXCHG AL, AHOUT DX, ALOUT DX, AL 这样在这样在OUTOUT2 2端就产生了端就产生了CLKCLK2 2的的20002000分频的方波分频的方波信号信号, ,如果通过逻辑电路实现如果通过逻辑电路实现, ,就显得比较麻烦。就显得比较麻烦。5 5、方式、方式4

39、4 软件触发产生选通信号软件触发产生选通信号 在方式在方式4 4下，下，OUTOUT端初始值为高电平。在正常情端初始值为高电平。在正常情况下（况下（GATEGATE1 1），将计数器设置成方式），将计数器设置成方式4 4后，后，OUTOUT端输出高电平；向端输出高电平；向CRCR置入时常数置入时常数N N后，下一个后，下一个CLKCLK脉脉冲将时常数从冲将时常数从CRCR读入读入CECE，并开始，并开始“减减1 1”计数；当计计数；当计数到数到0 0时，时，OUTOUT端变为低电平，经过一个端变为低电平，经过一个CLKCLK脉冲，脉冲，OUTOUT端再次变为高电平，完成一次选通信号的产生。端再

40、次变为高电平，完成一次选通信号的产生。当再次写入时常数当再次写入时常数N N时，时，OUTOUT端将经过（端将经过（N N1 1）计数）计数时钟周期后产生负的选通信号。时钟周期后产生负的选通信号。 （a）写方式控制字写时常数（4）WROUTCEN04030201000000000000FFFFFFFEFFFDGATE=1CLKNFFFCNNFFFB写方式控制字写时常数（5）WRCLKGATE（c）OUTCEN05040304000000000300000200010000NFFFFNNFFFE（b）写方式控制字写时常数（4）WROUTCEN040303030000000002000001000

41、0FFFFGATE=1CLKNFFFENNFFFD写时常数（4）方式方式4 4的计数过的计数过程如右图所示。程如右图所示。 图（图（a a）表）表示正常情况；示正常情况； 图（图（b b）表）表示示GATEGATE低电平低电平信号的作用效信号的作用效果，它使计数果，它使计数器暂停计数；器暂停计数； 图（图（c c）表）表示在某次选通示在某次选通信号形成之前信号形成之前, ,又写入了新的又写入了新的时常数，这时时常数，这时本次选通信号本次选通信号不再形成。不再形成。 图图9.10 9.10 方式方式4 4的计数过程的计数过程 方式方式4 4具有下列一些特点：具有下列一些特点：在置方式在置方式4

42、4的控制字或置入时常数后，的控制字或置入时常数后，OUTOUT端端输出高电平；输出高电平；在正常情况下（在正常情况下（GATEGATE1 1），），OUTOUT端产生的负端产生的负选通信号，从软件触发（写入时常数后）选通信号，从软件触发（写入时常数后） 到产到产生有效的低电平之间的时间间隔为（生有效的低电平之间的时间间隔为（N N1 1）计）计数时钟周期，低电平宽度为一个计数时钟周期数时钟周期，低电平宽度为一个计数时钟周期；每次写入时常数都可以形成一个选通信号，每次写入时常数都可以形成一个选通信号，但如果在未完成选通信号形成之前，又写入时但如果在未完成选通信号形成之前，又写入时常数，则本次选通

43、信号不再产生；常数，则本次选通信号不再产生；当当GATEGATE0 0时，可以使计数器暂停计数，但时，可以使计数器暂停计数，但CECE中的内容不变，一旦中的内容不变，一旦GATEGATE变为高电平，变为高电平，CECE会继会继续计数，以完成本次选通信号的形成。续计数，以完成本次选通信号的形成。 例例5 5：向：向82538253的的A A1 1A A0 011B11B的地址写入的地址写入0101 0101 1000B1000B，则表示计数器，则表示计数器1 1设置成方式设置成方式4 4，并且采用，并且采用低低8 8位时常数，假设时常数为位时常数，假设时常数为7575，则计数器，则计数器1 1的

44、初的初始化程序段如下：始化程序段如下：MOV DX, COUNTDMOV DX, COUNTD；写入；写入82538253的方式控制字的方式控制字MOV AL, 0101 1000BMOV AL, 0101 1000BOUT DX, ALOUT DX, ALMOV DX, COUNTBMOV DX, COUNTB；计数器；计数器1 1置入时常数置入时常数MOV AL, 75MOV AL, 75OUT DX, ALOUT DX, AL6 6、方式、方式5 5 硬件触发产生选通信号硬件触发产生选通信号 功能功能：方式：方式5 5与方式与方式4 4类似，只是每次选通信号类似，只是每次选通信号的产生是

45、由硬件触发的。的产生是由硬件触发的。 在方式在方式5 5下，下，OUTOUT端初始值为高电平。端初始值为高电平。 在正常情况下（在正常情况下（GATEGATE1 1），将计数器设置成），将计数器设置成方式方式5 5或写入时常数时，都使或写入时常数时，都使OUTOUT端输出高电平；端输出高电平；当当GATEGATE端输入上升沿时，其下一个端输入上升沿时，其下一个CLKCLK脉冲可以将脉冲可以将时常数从时常数从CRCR读入读入CECE，并开始，并开始“减减1 1”计数；当计数计数；当计数到到0 0时，时，OUTOUT端变为低电平，经过一个端变为低电平，经过一个CLKCLK脉冲，脉冲，OUTOUT端

46、再次变为高电平，完成一次选通信号的产生。端再次变为高电平，完成一次选通信号的产生。当再次输入当再次输入GATEGATE的上升沿时，的上升沿时，OUTOUT端将经过（端将经过（N N1 1）计数时钟周期后产生负的选通信号。计数时钟周期后产生负的选通信号。（a）写方式控制字写时常数（3）WROUTCEN0302010000000000FFFFFFFE00030002CLKN0001NN0000写方式控制字写时常数（4）WRCLKGATE（c）OUTCEN04030201000000000000FFFF00030002N0001NN0000（b）写方式控制字写时常数（5）WROUTCEN050403

47、05000000000400000300020001CLKN0000NNFFFF写时常数（3）GATEFFFFFFFF方式方式5 5的计数过程如的计数过程如右图所示。右图所示。 图（图（a a）表示正）表示正常情况；常情况； 图（图（b b）表示在）表示在第一次硬件触发产第一次硬件触发产生选通信号完成之生选通信号完成之前，又来了一个硬前，又来了一个硬件触发信号，从而件触发信号，从而使选通信号的产生使选通信号的产生时间延迟；时间延迟； 图（图（c c）表示在）表示在某次单脉冲完成之某次单脉冲完成之前，又写入了新的前，又写入了新的时常数，这时不影时常数，这时不影响本次选通信号的响本次选通信号的形成

48、，下次选通信形成，下次选通信号才采用新的时常号才采用新的时常数。数。 方式方式5 5具有下列一些特点：具有下列一些特点： 在置方式在置方式5 5的控制字或置入时常数后，的控制字或置入时常数后，OUTOUT端端输出高电平；输出高电平； 在正常情况下，在正常情况下，GATEGATE端的每个上升沿都将会端的每个上升沿都将会在在OUTOUT端产生选通信号，从硬件触发到产生有效的端产生选通信号，从硬件触发到产生有效的低电平之间的时间间隔为（低电平之间的时间间隔为（N N1 1）计数时钟周期）计数时钟周期，低电平宽度为一个计数时钟周期；，低电平宽度为一个计数时钟周期； 如果在未完成选通信号形成之前，如果在

49、未完成选通信号形成之前，GATEGATE端又端又输入了上升沿，则本次选通信号不再产生；输入了上升沿，则本次选通信号不再产生； 计数器的计数操作不受计数器的计数操作不受GATEGATE端高、低电平的端高、低电平的控制。控制。例例6 6：向：向82538253的的A A1 1A A0 011B11B的地址写入的地址写入0001 0001 1010B1010B，则表示计数器，则表示计数器0 0设置成方式设置成方式5 5，并且采用，并且采用低低8 8位时常数，假设时常数为位时常数，假设时常数为155155，则计数器，则计数器0 0的的初始化程序段如下：初始化程序段如下：MOV DX, COUNTDMO

50、V DX, COUNTD ；写入；写入82538253的方式控制字的方式控制字MOV AL, 0001 1010BMOV AL, 0001 1010BOUT DX, ALOUT DX, ALMOV DX, COUNTAMOV DX, COUNTA ；计数器；计数器0 0置入时常数置入时常数MOV AL, 155MOV AL, 155OUT DX, ALOUT DX, AL Intel 8253 Intel 8253有有6 6种工作方式，它们之间具种工作方式，它们之间具有一些共同特点，总结如下：有一些共同特点，总结如下：置方式字时，起到逻辑复位的功能；置方式字时，起到逻辑复位的功能；GATEGA

51、TE信号的有效形式：信号的有效形式： 方式方式0 0、方式、方式4 4：电平控制：电平控制 方式方式1 1、方式、方式5 5：上升沿触发（硬件触发）：上升沿触发（硬件触发） 方式方式2 2、方式、方式3 3：电平与上升沿都起作用：电平与上升沿都起作用CRCR内容装入计数单元内容装入计数单元CECE的时刻：的时刻： 方式方式0 0、方式、方式4 4：写时常数：写时常数 方式方式1 1、方式、方式5 5：硬件触发：硬件触发 方式方式2 2、方式、方式3 3：写时常数、硬件触发和自：写时常数、硬件触发和自动重装。动重装。 计数最大值为计数最大值为0 0（即（即2 21616），在方式），在方式0 0

52、、1 1、4 4、5 5下，下，CECE计数到计数到0 0后，并未停止计数，而是从后，并未停止计数，而是从0 00FFFFH0FFFFH0FFFEH0FFFEH继续继续“减减1 1”计数；在方式计数；在方式2 2、3 3下，下，CECE计数到计数到0 0后，自动装入初值计数。后，自动装入初值计数。三、三、82538253的计数值的读取的计数值的读取 在任何时刻都可以读取某个计数器的当前在任何时刻都可以读取某个计数器的当前计数值，这应该分两步实现：计数值，这应该分两步实现： 输出计数器锁存命令，将方式控制字中输出计数器锁存命令，将方式控制字中RLRL1 1RLRL0 0=00B=00B，这样可以

53、将相应计数通道中的当，这样可以将相应计数通道中的当前计数值锁存到前计数值锁存到OLOL锁存器，而锁存器，而CECE会继续计数；会继续计数； 用用ININ指令读取指令读取OLOL内容。内容。例例7:7:要读取计数器要读取计数器1 1中的计数值，其程序如下：中的计数值，其程序如下： MOV DX, COUNTDMOV DX, COUNTD；输出计数器锁存命令；输出计数器锁存命令 MOV AL, 0100 0000B MOV AL, 0100 0000B OUT DX, AL OUT DX, AL MOV DX, COUNTB MOV DX, COUNTB IN AL, DX IN AL, DX ；

54、从；从OLOL读取低位字节读取低位字节 XCHG AH, ALXCHG AH, AL IN AL, DX IN AL, DX ；从；从OLOL读取高位字节读取高位字节 XCHG AH, ALXCHG AH, AL这时，这时，AXAX的内容就是计数器的内容就是计数器1 1的当前计数值。的当前计数值。 四、四、82548254与与82538253的主要区别的主要区别 8254 8254是是82538253的改进型，它与的改进型，它与82538253的主要区别的主要区别有：有：允许的计数脉冲（允许的计数脉冲（CLKCLK）的频率范围不同：）的频率范围不同： 82538253： 最大时钟频率为最大时钟

55、频率为2MHz2MHz 8254 8254： 最大时钟频率为最大时钟频率为8MHz8MHz 8254-2 8254-2： 最大时钟频率为最大时钟频率为10MHz10MHz在在82548254中，每个通道中还有一个状态寄存器，中，每个通道中还有一个状态寄存器，CPUCPU通过它可以读取其状态。通过它可以读取其状态。 在采用在采用82538253进行定时进行定时/ /计数器设计时，首先计数器设计时，首先应该将它与应该将它与CPUCPU正确连接，在已经设计好正确连接，在已经设计好80868086系系统总线情况下，可以直接利用系统总线中的信统总线情况下，可以直接利用系统总线中的信号与号与8253825

56、3连接。连接。 这里给出三种系统总线情况下这里给出三种系统总线情况下82538253的连接的连接方法：方法： 80868086的最小方式的最小方式 80868086的最大方式的最大方式 IBM PCIBM PC系统机。系统机。8086CPU最小方式系统总线译码电路D7D0A2A1WRRDM/IOA15A3A0=0=0CPU接口Intel8253D7D0外设接口A0A1RDWRCSCLK0GATE0OUT0CLK1GATE1OUT1CLK2GATE2OUT2图图9.149.14 80868086最小方式系统总线与最小方式系统总线与82538253的连接框图的连接框图 在在80868086最小方式

57、总线下，系统总线与最小方式总线下，系统总线与82538253连接框图如上图所示。连接框图如上图所示。图中译码电路根据给定的图中译码电路根据给定的82538253端口地址确定，这里端口地址确定，这里 和和A A0 0均均为低电平有效，而且约定采用为低电平有效，而且约定采用A A2 2、A A1 1作为作为82538253的内部地址线。的内部地址线。图中给出使用偶地址的情况，当采用奇地址时，只需要将图中图中给出使用偶地址的情况，当采用奇地址时，只需要将图中的地址信号的地址信号A A0 0换成换成 ，并且将，并且将80868086总线的总线的D D7 7D D0 0换成换成D D1515D D8 8

58、。IOM/BHECPU接口Intel8253D7D0外设接口A0A1RDWRCSCLK0GATE0OUT0CLK1GATE1OUT1CLK2GATE2OUT28086CPU最大方式系统总线译码电路D7D0A2A1IOWIORA15A3A0=0图图9.15 80869.15 8086最大方式系统总线与最大方式系统总线与82538253的连接框图的连接框图 在在80868086最大方式总线下，系统总线与最大方式总线下，系统总线与82538253连接框图如图连接框图如图9.159.15所示。与图所示。与图9.149.14类似，只是将读写信号变成为类似，只是将读写信号变成为 和和 。图中给出使用偶地址

59、的情况，当采用奇地址时，只需要将图图中给出使用偶地址的情况，当采用奇地址时，只需要将图中的地址信号中的地址信号A A0 0换成换成 , ,并且将并且将80868086总线的总线的D D7 7D D0 0换成换成D D1515D D8 8。 IORIOWBHECPU接口Intel8253D7D0外设接口A0A1RDWRCSCLK0GATE0OUT0CLK1GATE1OUT1CLK2GATE2OUT2IBMPC机系统总线译码电路D7D0A2A1IOWIORA15A3A0=0AEN=0在在IBM PCIBM PC机系统中，采用机系统中，采用80888088的最大方式，而且由于系统中包的最大方式，而且

60、由于系统中包含含DMADMA机构，因此，设计端口和存储器的译码电路时，必须是机构，因此，设计端口和存储器的译码电路时，必须是非非DMADMA操作模式，即操作模式，即AEN=0AEN=0，这样，这样，IBM PCIBM PC机系统总线与机系统总线与82538253连连接框图如图接框图如图9.169.16所示。应该注意，系统的数据总线只有所示。应该注意，系统的数据总线只有8 8位，位，故没有故没有 信号。信号。 BHE图图9.16 IBM PC9.16 IBM PC机系统总线与机系统总线与82538253的连接框图的连接框图 例例1 1：在以：在以80868086构成的最大方式系统中，有一片构成的