数字电路复习大纲(四川大学)ppt课件

1、1.研讨对象：输入研讨对象：输入-输出间的逻辑关系。输出间的逻辑关系。2.采用二进制：二元函数，两种形状，用采用二进制：二元函数，两种形状，用0、1表示表示3.分析工具：逻辑代数分析工具：逻辑代数4.表达方式：真值表、逻辑表达式、逻辑图、卡诺表达方式：真值表、逻辑表达式、逻辑图、卡诺图、时序图波形图、形状图等。图、时序图波形图、形状图等。5.分类：组合逻辑电路分类：组合逻辑电路-逻辑门电路逻辑门电路 时序逻辑电路时序逻辑电路-锁存器和触发器锁存器和触发器数字电路特点：数字电路特点：主要内容：主要内容：一、数字逻辑根底第一、数字逻辑根底第1章，第章，第2章章)二、组合逻辑电路第二、组合逻辑电路第

2、3、4章章三、时序逻辑电路第三、时序逻辑电路第5、6章章四、半导体存储器和可编程逻辑器件第四、半导体存储器和可编程逻辑器件第7章章五、脉冲波形的产生与变换第五、脉冲波形的产生与变换第8章章六、六、A/D、D/A转换第转换第9章章一、数字逻辑根底一、数字逻辑根底1、数制与码、数制与码数制：以数制：以R为基数的计数体制为基数的计数体制 R=2、8、10、16 位权：位权：Rn-1R2R1R0.R-1R-2R-m 普通表达式：普通表达式：1nmiiiDRKNn- 整数位数整数位数m- 小数位数小数位数Ki- 各位系数各位系数R- 基数基数 处于不同位置的数码处于不同位置的数码 Ki 所代表的数值是不

3、同的，每所代表的数值是不同的，每一位的权数位权是一位的权数位权是 Ri 。数制间的转换数制间的转换二进制与十六进制数、八进制数之间的转换二进制与十六进制数、八进制数之间的转换24=16，四位二进制数对应一位十六进制数。，四位二进制数对应一位十六进制数。 23=8， 三位二进制数对应一位八进制数。三位二进制数对应一位八进制数。举例：举例：3AF.2H = 0011 1010 1111.0010 = 1110101111.001B 3AF.2H = 0011 1010 1111.0010 = 1110101111.001B 3 A F 2 3 A F 21111101.11B = 0111 110

4、1.1100 = 7D.CH 1111101.11B = 0111 1101.1100 = 7D.CH 7 D C 7 D C 十六进制和八进制是二进制的另一种表达方式，一十六进制和八进制是二进制的另一种表达方式，一一对应，能简单互换。一对应，能简单互换。二进制数二进制数B、O、H取不同取不同R按展开式展开，然后按照十进制运算法那么求和按展开式展开，然后按照十进制运算法那么求和。1011.1010B=1011.1010B=1 123+123+121+121+120+120+12-1+12-1+12-32-3D=11.625DD=11.625DDFC.8H =DFC.8H =1313162+15

5、162+15161+12161+12160+8160+816-116-1D = 3580.5DD = 3580.5D十进制数十进制数D十进制数十进制数D二进制数二进制数B、O、H整数转换法：除整数转换法：除2取余，直至商为取余，直至商为0，低位至高位，低位至高位小数转换法：乘小数转换法：乘2取整，直至取整，直至，高位到低位，高位到低位码码编码：把假设干个编码：把假设干个0和和1按一定规律编排在一同，组成不同按一定规律编排在一同，组成不同的代码，并且赋予每个代码以固定的含义十进制数值、的代码，并且赋予每个代码以固定的含义十进制数值、字母、符号等。编码器能自动实现编码操作。字母、符号等。编码器能自

6、动实现编码操作。 用用n位二进制代码可以表达位二进制代码可以表达2n个不同的信号个不同的信号 需求编码的信息有需求编码的信息有N项，那么项，那么2n NA.每一组代码都可以看作是一个包含特定含义的符号，各每一组代码都可以看作是一个包含特定含义的符号，各组代码之间以及每组代码内部各位之间没有一定的数值进组代码之间以及每组代码内部各位之间没有一定的数值进位关系。位关系。B.信息与代码间的对应关系完全是人为规定的，可以恣意信息与代码间的对应关系完全是人为规定的，可以恣意编，但在制定编码时，应该使编码顺序有一定的规律可循。编，但在制定编码时，应该使编码顺序有一定的规律可循。几种常见编码几种常见编码A.

7、自然二进制码自然二进制码8421码：在数值上与对应的十进制码：在数值上与对应的十进制 恰好相等位数恰好相等位数n由由N决议。决议。B.二二-十进制码十进制码BCD码码 固定固定4位二进制编码表示十进制的位二进制编码表示十进制的0-9十个数码。十个数码。 由于由于4位二进制码可以表示位二进制码可以表示24=16种信号，所以在表示种信号，所以在表示0-9这十个数码时就有不同的组合，即不同的编码方式：这十个数码时就有不同的组合，即不同的编码方式： 8421BCD码码 2421BCD码码 5421BCD码码 余余3码：码：8421BCD码码+0011判别及填空：判别及填空：1.四位二进制代码有四位二进

8、制代码有16种组合，表示种组合，表示0-9十个十进制数十个十进制数时要去掉其中时要去掉其中6种。种。 2.二进制数二进制数1001和二进制代码和二进制代码1001都表示十进制数都表示十进制数9。3.二进制代码二进制代码1000和和1001都可以表示十进制数都可以表示十进制数9 。4.1001 1101 1111 0001B=9DF1H5. 10.10B= D6. 16D= 8421= 8421BCD7. FFH= B= O= D = 8421BCD2.51000000010110111111113772550010010101012、根本逻辑运算及表达方式、根本逻辑运算及表达方式 逻辑代数是研

9、讨数字逻辑电路的数学工具。逻辑代数是研讨数字逻辑电路的数学工具。逻辑代数是按一定逻辑规律进展运算的代数，与普通代数一逻辑代数是按一定逻辑规律进展运算的代数，与普通代数一样也是用字母表示变量，区别在于：样也是用字母表示变量，区别在于：1.变量值只需变量值只需0和和1，且只表示两种对立的逻辑形状，不表示，且只表示两种对立的逻辑形状，不表示数量的大小。数量的大小。2.表达方式：真值表表达方式：真值表-将输入变量的各种能够取值和相应函数将输入变量的各种能够取值和相应函数 值陈列在一同而组成的表格。值陈列在一同而组成的表格。 逻辑符号逻辑符号-规定的图形符号。规定的图形符号。 逻辑函数表达式逻辑函数表达

10、式-L=fA、B 语句表、梯形图等。语句表、梯形图等。3.逻辑变量有原变量和反变量两类，普通代数中没有反变量。逻辑变量有原变量和反变量两类，普通代数中没有反变量。4.逻辑代数中的根本运算有逻辑乘、逻辑加、逻辑非，而普逻辑代数中的根本运算有逻辑乘、逻辑加、逻辑非，而普通代数有加、减、乘、除四种运算。通代数有加、减、乘、除四种运算。异或：异或：同或：同或：L=A B=BABABAL+=ABBA+常见逻辑运算：常见逻辑运算：P24根本逻辑运算：与、或、非根本逻辑运算：与、或、非3.逻辑关系表达方式间的转换：逻辑关系表达方式间的转换：真值表真值表 表达式表达式 逻辑图逻辑图真值表真值表 表达式：表达式

11、：把真值表中函数值等于把真值表中函数值等于1的变量组合挑出来；变量组合中的变量组合挑出来；变量组合中变量是变量是1的写成原变量，是的写成原变量，是0的写成反变量；把组合中各的写成反变量；把组合中各个变量相乘，这样对应于函数值为个变量相乘，这样对应于函数值为1的每个变量组合就可的每个变量组合就可以写成一个乘积项，然后把这些乘积项相加就的得到相以写成一个乘积项，然后把这些乘积项相加就的得到相应的逻辑表达式。应的逻辑表达式。表达式表达式 真值表真值表 逻辑运算逻辑运算4、逻辑函数的变换和化简、逻辑函数的变换和化简公式法公式法图形法图形法变换变换化简化简化简：变量数在化简：变量数在5以内以内与非与非-

12、与非与非或非或非-或非或非BABAAAABAABAAB吸收律隐含律：CAABBCCAAB 留意公式的扩展运用如：留意公式的扩展运用如：BAABA+=+反演律（摩根定律）：BABABABA .常用公式：常用公式：公式法变换和化简逻辑函数公式法变换和化简逻辑函数 逻辑函数的变换逻辑函数的变换 根据逻辑表达式，可以画出相应的逻辑图，表达式的方根据逻辑表达式，可以画出相应的逻辑图，表达式的方式决议门电路的个数和种类，因此实践中需求对表达式进展式决议门电路的个数和种类，因此实践中需求对表达式进展变换。变换。 常用的表达方式：与或、与非常用的表达方式：与或、与非-与非与非 常见变换：与或常见变换：与或 与

13、非与非-与非与非 与或与或 或非或非-或非或非 方法：方法： 与或表达式与或表达式摩根定律摩根定律 用与非门实现用与非门实现与或表达式与或表达式或与表达式或与表达式摩根定律用或非门实现摩根定律用或非门实现BABABAL&AB&AB1L用与非门实现用与非门实现BABABABABABALAB&BLA=1BAL无反变量输入BABALBBAABABABABBAAABBABAABBABAL&AB逻辑函数的化简逻辑函数的化简逻辑函数化简的意义：逻辑表达式越简单，实现它逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路任务越稳定可靠。的电路越简单，电路任务越稳定可

14、靠。最简与或表达式最简与或表达式乘积项最少、并且每个乘积项中的变量也最少的与乘积项最少、并且每个乘积项中的变量也最少的与或表达式。或表达式。1卡诺图：由最小项构成的按相邻性规律陈列的方格图。卡诺图：由最小项构成的按相邻性规律陈列的方格图。2卡诺图化简逻辑函数的根据：卡诺图化简逻辑函数的根据：任何任何2n个标个标1的相邻最小项，可以合并为一项，并消的相邻最小项，可以合并为一项，并消去去n个变量消去互为反变量的因子，保管公因子。个变量消去互为反变量的因子，保管公因子。 AB C000111100100110110CBACBAABCBCACBBC卡诺图化简逻辑函数卡诺图化简逻辑函数3卡诺图化简逻辑函

15、数的步骤：卡诺图化简逻辑函数的步骤：1.用卡诺图用卡诺图 表示逻辑函数。表示逻辑函数。2.合并最小项。合并最小项。 包含包含2n个方格：个方格：2、4、8 包围的方格为矩形块包围的方格为矩形块 包围圈越大越好，越少越好包围圈越大越好，越少越好 方格可以被反复包围，但每个包围圈内必需有新的方格方格可以被反复包围，但每个包围圈内必需有新的方格 一切的一切的1都要被包围住都要被包围住 充分思索随意项充分思索随意项3.合并后的最小项之和即为最简与或表达式。合并后的最小项之和即为最简与或表达式。P37 习题习题1.2.2 1.4.2 1.6.1P64 习题习题2.1.4 2.2.3 2.2.4TTL和和

16、CMOS逻辑门电路逻辑门电路逻辑功能逻辑功能性能特点性能特点任务速度任务速度带负载才干带负载才干灌电流负载灌电流负载拉电流负载拉电流负载半导体器件的开关特性半导体器件的开关特性 二、组合逻辑电路二、组合逻辑电路1、逻辑门电路、逻辑门电路门电路负载电流计算参数：门电路负载电流计算参数：IOL、IOH、IIL、IIH其他逻辑门电路：其他逻辑门电路：OC门、门、TSL门、门、TG门门线与：靠线的衔接实现与的逻辑功能。普通线与：靠线的衔接实现与的逻辑功能。普通TTL输出端不允许直接相连。输出端不允许直接相连。CDABYYY21集电极开路门集电极开路门OC门门三态与非门三态与非门TSL门门电路的输出有高

17、阻态、高电平和低电平电路的输出有高阻态、高电平和低电平3种形状。种形状。=0,1,EEABY传输门传输门TG：传送模拟信号的模拟开关：传送模拟信号的模拟开关正负逻辑问题正负逻辑问题 门电路多余输入端的处置门电路多余输入端的处置P122 习题习题3.1.5 3.2.2 3.1.7 3.1.9 3.1.132、组合逻辑电路的分析和设计、组合逻辑电路的分析和设计分析：知逻辑电路，经过数字逻辑的方法，推断电分析：知逻辑电路，经过数字逻辑的方法，推断电路的逻辑功能。路的逻辑功能。逻辑图逻辑图逻辑表逻辑表达式达式最简与最简与或表达式或表达式真值表真值表电路的逻电路的逻辑功能辑功能设计：根据实践逻辑问题控制

18、要求，设计出满足要求设计：根据实践逻辑问题控制要求，设计出满足要求的最简的逻辑电路图。的最简的逻辑电路图。真值表真值表电路功电路功能描画能描画逻辑表达式逻辑表达式或卡诺图或卡诺图最简与或最简与或表达式表达式逻辑变换逻辑变换逻辑电路图逻辑电路图3、常用组合逻辑功能器件、常用组合逻辑功能器件实现编码操作的电路称为编码器。编编码码器器N个需编码的信息个需编码的信息n位二进制码位二进制码2nN编码器编码器优先编码器优先编码器CD4532 CD4532 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 译码器译码器把代码形状的特定含义翻译出来的过程称为译码

19、，实现译码操作的电路称为译码器。译译码码器器n位二进制码位二进制码N个译码出的信息个译码出的信息N 2n二进制译码器：二进制译码器：74LS3/8译码器译码器二二-十进制译码器：十进制译码器：4/10线线显示译码器：驱动显示器件如数码管显示译码器：驱动显示器件如数码管共阴、共阳？共阴、共阳？运用：实现逻辑函数、作数据分配器运用：实现逻辑函数、作数据分配器数据选择器数据选择器按要求从多路输入中选择一路输出。按要求从多路输入中选择一路输出。D0D1D2D2n-1Yn位通道选择信号位通道选择信号数据选择器数据选择器例如例如74HC151D7YYE74HC15174HC151D6D5D4D3D2D1D

20、0S2S1S0用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数实现并行数据到串行数据的转换实现并行数据到串行数据的转换 0 1 0 0 1 1 0 1 L 74HC151 E S2 S1 S0 Y S2 S1 S0 比较器比较器算术运算电路：加法器算术运算电路：加法器超前进位加法器超前进位加法器P192 习题习题4.1.1 4.2.3 习题习题4.4.1 4.4.6 4.4.19 4.4.20 4.4.21 4.4.25 4.4.31三、时序逻辑电路三、时序逻辑电路1、锁存器和触发器、锁存器和触发器触发方式、逻辑功能触发方式、逻辑功能触发方式：触发方式：电平触发：对脉冲电平敏感电平触发

21、：对脉冲电平敏感(锁存器锁存器)脉冲触发：对脉冲边沿敏感脉冲触发：对脉冲边沿敏感(触发器触发器)逻辑功能：逻辑功能：SR：Qn+1=S+RQn，其约束条件为：SR0JK： Qn+1=JQn+KQnD： Qn+1=DT： Qn+1=TQn+TQnT： Qn+1=Qn 锁存器和触发器的逻辑功能可以用特性方程、特性表真值表、鼓励表驱动表、形状图和时序图等方式来描画。其逻辑功能可以相互转换。置0、置1和坚持置0、置1、坚持、翻转置0、置1P238 习题习题5.2.4 5.4.1 5.4.5 5.4.6 5.4.8 5.4.9 时序电路逻辑功能的表示方法时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻

22、辑表达式、形状表、卡诺图、形状图、时序图和逻辑图6种方式表示，这些表示方法在本质上是一样的，可以相互转换。1逻辑方程组：逻辑方程组：特性方程：描画触发器逻辑功能的逻辑表达式。鼓励方程：驱动方程触发器输入信号的逻辑表达式。时钟方程：控制时钟CP的逻辑表达式。形状方程：次态方程次态输出的逻辑表达式。 鼓励方程代入特性方程得形状方程。输出方程：输出变量的逻辑表达式。2、时序电路的分析和设计方法、时序电路的分析和设计方法2形状真值表：形状真值表：阐明输出Y、次态Qn+1与输入X、现态Qn逻辑关系的表格。3形状图：形状图：4时序波形图时序波形图阐明形状转换规律及相应输入、输出取值关系的图形。 时序电路逻

23、辑功能的分类时序电路逻辑功能的分类同步时序电路中，各个触发器的时钟脉冲一同步时序电路中，各个触发器的时钟脉冲一样，即电路中有一个一致的时钟脉冲，每来样，即电路中有一个一致的时钟脉冲，每来一个时钟脉冲，电路的形状只改动一次。一个时钟脉冲，电路的形状只改动一次。异步时序电路中，各个触发器的时钟脉冲不异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有一致的时钟脉冲来控制电同，即电路中没有一致的时钟脉冲来控制电路形状的变化，电路形状改动时，电路中要路形状的变化，电路形状改动时，电路中要更新形状的触发器的翻转有先有后，是异步更新形状的触发器的翻转有先有后，是异步进展的。在分析时必需留意，触发器只需在

24、进展的。在分析时必需留意，触发器只需在其其CP端的信号有效时，形状才能够改动，否端的信号有效时，形状才能够改动，否那么形状坚持不变，因此必需确定各那么形状坚持不变，因此必需确定各CP端能端能否有触发信号作用。否有触发信号作用。 时序电路逻辑电路的分析方法时序电路逻辑电路的分析方法电路图电路图特性方程、特性方程、时钟方程、时钟方程、驱动方程、驱动方程、输出方程。输出方程。形状方程形状方程形状图形状图判别电路判别电路逻辑功能逻辑功能12354形状表形状表或或时序图时序图时序电路逻辑电路的设计方法时序电路逻辑电路的设计方法设计设计要求要求原始形原始形状图状图最简形最简形状图状图画电画电路图路图检查电

25、检查电路能否路能否自启动自启动1246列形状真值表、列形状真值表、选触发器，求时选触发器，求时钟、输出、形状、钟、输出、形状、驱动方程驱动方程5形状形状分配分配3化简存在无效形状时存在无效形状时存放器在数字电路中，用来存放二进制数据或代码的电路称为存放器。存放器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的存放器，需用n个触发器来构成。按照功能的不同，可将存放器分为根本存放器和移位存放器两大类。根本存放器只能并行送入数据，需求时也只能并行输出。移位存放器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、

26、串行输出，还可以并行输入、串行输出，串行输入、并行输出，非常灵敏，用途也很广。3、常用时序逻辑功能器件、常用时序逻辑功能器件计数器在数字电路中，可以记忆输入脉冲个数的电路称为计数器。二进制计数器、非二进制计数器加法计数器、减法计数器、可逆计数器同步计数器、异步计数器按按CP脉冲输入方式：脉冲输入方式：按计数规律：按计数规律：按计数的进制：按计数的进制：集成计数器集成计数器1.集成计数器：74161、743902.集成计数器构成N进制计数器CP脉冲引入方式：同步、异步计数方式：清零方式：异步、同步预置数方式：异步、同步P319 习题习题6.1.3 6.1.4 6.1.5 6.2.4 6.3.2 6.3.5 6.4.2 习题习题6.5.1 6.5.10-18四、存储器和可编程逻辑器件四、存储器和可编程逻辑器件用来存放数据、资料、程序等二进制信息的器件。存取速度：反映存储器的任务速度。存储容量：字数位数字位1024=1K 1024K=1M 1024M=1G存储器半导体存储器的功能及分类。ROM、 PROM、 EPROM的电路构