各种电平总结

1、ttl和cmos电平总结ttl和cmos电平总结ttltransistor-transistor logichttlhigh-speed ttllttllow-power ttlsttlschottky ttllsttllow-power schottky ttlasttladvanced schottky ttlalsttladvanced low-power schottky ttlfast(f)fairchild advanced schottky ttlcmoscomplementary metal-oxide-semiconductorhc/hcthigh-speed cmos lo

2、gic(hct 与 ttl 电平兼容)ac/actadvanced cmos logic(act 与 ttl 电平兼容)(亦称 acl)ahc/ahctadvanced high-speed cmos logic(ahct 与 ttl 电平兼容)fctfact扩展系列，与ttl电平兼容factfairchild advanced cmos technology1, ttl电平：输出高电平2.4v,输出低电平0.4vo在室温下，一般输出高电平是3.5v,输出低电平 是0.2v。最小输入高电平和低电平：输入高电平=2.0v,输入低电平=0.8v,噪声容限是 0.4 vo2, cmos 电平：1逻辑

3、电平电压接近于电源电压，0逻辑电平接近于0v。而且具有很宽的噪声容限。3, 电平转换电路：因为ttl和coms的高低电平的值不一样(ttl 5v=cmos3.3v),所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。哈哈4, oc i' j,即集电极开路门电路，od门，即漏极开路门电路，必须外界上拉电阻和电源才能 将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱 动门电路。5, ttl和coms电路比较：1) ttl电路是电流控制器件，而coms电路是电压控制器件。2) ttl电路的速度快，传输延迟吋i'可短(5-10ns

4、),但是功耗大。coms电路的速度慢，传输延迟时间长(25-50ns),但功耗低。coms电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。3）coms电路的锁定效应：coms电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大 o这种效应就是锁定效应。当产生锁定效应时，coms的内部电流能达到40ma以上，很容易 烧毁芯片。防御措施：1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。2）芯片的电源输入端加去耦电路，防止vdd端出现瞬间的高压。3）在vdd和外电源之间加线流电阻，即使有大的电流也不让它进去。4）当系统由几个电源分别供

5、电时，开关要按下列顺序：开启时，先开启coms电路得电 源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭coms 电路的电源。6, coms电路的使用注意事项1）coms电路吋电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。2）输入端接低内组的信号源时，要在输入端和信号源z间要串联限流电阻，使输入的 电流限制在1ma z内。3）当接长信号传输线时，在coms电路端接匹配电阻。4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为r二vo/lma.v0是 外界电容上的电压。5）c

6、oms的输入电流超过1ma,就有可能烧坏coms。7, ttlh电路中输入端负载特性（输入端带电阻特殊情况的处理）：1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。2）在门电路输入端串联10k电阻后再输入低电平，输入端出呈现的是高电平而不是低电 平。因为由ttl门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时， 它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电 平。这个一定要注意。coms门电路就不用考虑这些了。8, ttl电路有集电极开路oc门，mos管也有和集电极对应的漏极开路的od门，它的输出就叫 做开漏输出。o

7、c门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那是因为当三机管截 止的时候，它的基极电流约等于0,但是并不是真正的为0,经过三极管的集电极的电流也 就不是真正的（），而是约（）。而这个就是漏电流。开漏输出：oc门的输出就是开漏输出；od 门的输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。所以，为了 能输入和输出电流，它使用的时候耍跟电源和上拉电阻一齐用。od门一般作为输出缓冲/驱 动器、电平转换器以及满足吸收人负载电流的需要。9, 什么叫做图腾柱，它与开漏电路有什么区别?ttl集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做oc门。因为 ttl就是一

8、个三级关，图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。一般图腾式 输出，高电平4ooua,低电平8mattl电路的电平就叫ttl电平，cmos电路的电平就叫cmos电平ttl集成电路的全名是品体管晶体管逻辑集成电路(tnmsistoctnmsistor logic),主要有54/74系列 标准ttl、高速型ttl (h-ttl)、低功耗型ttl (l-ttl)、肖特基型ttl (s-ttl)、低功耗肖特 基型ttl (ls-ttl)五个系列。标准ttl输入高电平最小2v,输出高电平最小2.4v,典型值3.4v, 输入低电平最大0.8v,输出低电平最大0.4v,典型值0.2v。s-ttl输

9、入高电平最小2v,输出高电 平最小i类2.5v, ii、iii类2.7v,典型值3.4v,输入低电平最大0.8v,输出低电平最大0.5v。ls-ttl 输入高电平最小2v,输出高电平最小i类2.5v, ii、iii类2.7v,典型值3.4v,输入低电平最大i类 0.7v, ii、iii类0.8v,输出低电平最大i类0.4v, ii、iii类0.5v,典型值0.25v。ttl电路的电 源vdd供电只允许在+5v±10%范围内，扇出数为10个以下ttl门电路；coms集成电路是互补对称金属氧化物半导体(compiementary symmetiy metal oxide semicodu

10、ctor) 集成电路的英文缩写，电路的许多基本逻辑单元都是用增强型pmos晶体管和增强型nmos管按 照互补对称形式连接的，静态功耗很小。coms电路的供电电压vdd范围比较广在+5-+15v均能 正常工作，电压波动允许±10,当输出电压高于vdd-0.5v时为逻辑1,输出电压低于vss+().5v(vss 为数字地)为逻辑0,扇出数为10-20个coms门电路.ttl电平信号被利用的最多是因为通常数据表示釆用二进制规定，+5v等价于逻辑“1“，0v等价 于逻辑“0“，这被称做ttl (晶体管晶体管逻辑电平)信号系统，这是计算机处理器控制的设备内 部各部分之间通信的标准技术。ttl电

11、平信号对于计算机处理器控制的设备内部的数据传输是很理 想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外 ttl电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机 处理器控制的设备内部的数据传输是在高速下进行的，而ttl接口的操作恰能满足这个要求。ttl 型通信人多数情况下，是采用并行数据传输方式，而并行数据传输对于超过10英尺的距离就不适 合了。这是由于可靠性和成本两面的原因。因为在并行接口屮存在着偏相和不对称的问题，这些问 题对可靠性均有影响；另外对于并行数据传输，电缆以及连接器的费用比起串行通信方式来也要高 一些。cmo

12、s电平和ttl电平:cmos电平电压范围在315v,比如4000系列当5v供电时，输 出在4.6以上为高电平，输出在0.05v以下为低电平。输入在3.5v以上为高电平，输入在1.5v以 下为低电平。而对于ttl芯片，供电范围在05v,常见都是5v,如74系列5v供电，输出在2.7v 以上为高电平，输出在0.5v以下为低电平，输入在2v以上为高电平，在0.8v以下为低电平。因 此，cmos电路与ttl电路就有一个电平转换的问题，使两者电平域值能匹配要了解逻辑电平的内容，首先要知道以下儿个概念的含义：i：输入高电平（vih）：保证逻辑门的输入为髙电平时所允许的最小输入高电平，当输 入电平高于vih

13、时，则认为输入电平为髙电平。2：输入低电平（vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入 电平低于vil时，则认为输入电平为低电平。3：输出高电平（voh）：保证逻辑门的输出为高电平时的输ill电平的最小值，逻辑门的 输出为高电平时的电平值都必须大于此voho4：输出低电平（vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的 输出为低电平时的电平值都必须小于此volo5：阀值电平（vt）：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作 时的电平。它是一个界于vil、vih之间的电压值，对于cmos电路的阈值电平，基本上是 二分之一的电源电压值，但

14、要保证稳定的输出，则必须要求输入高电平vih,输入低电平 <vil,而如果输入电平在阈值上下，也就是vilvih这个区域，电路的输111会处于不稳定状 态。参数间关系对于一般的逻辑电平，以上参数的关系如下：voh > vih > vt > vil > vol。6： ioh：逻辑门输岀为高电平时的负载电流（为拉电流）。7： lol：逻辑门输出为低电平时的负载电流（为灌电流）。8： iih：逻辑门输入为高电平时的电流（为灌电流）。9： iil：逻辑门输入为低电平时的电流（为拉电流）。门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开 路门。开

15、路的ttl、cmos、ecl 分别称为集电极开路（oc）、漏极开路（od）、发射极 开路（oe）,使用时应审查是否接上拉电阻（oc、od门）或下拉电阻（oe门），以及电阻 阻值是否合适。电阻值条件对于集电极开路（oc）门，其上拉电阻阻值rl应满足下面条件：（1 ）： rl< （ vcc-voh） / （n*ioh + m*iih）（2）： rl> （vcc-vol） / （iol + mbil）其中n：线与的开路门数；m：被驱动的输入端数。常用的逻辑电平逻辑电平：有 ttl、cmos、lvttl、ecl、pecl、gtl； rs232、rs422、lvds 等。其中ttl和cmos

16、的逻辑电平按典型电压可分为四类：5v系列（5v ttl和5v cmos）、 3.3v系列，2.5v系列和1.8v系列。5vttl和5v cmos逻辑电平是通用的逻辑电平。3.3v及以下的逻辑电平被称为低电压逻辑电平，常用的为lvttl电平。低电压的逻辑电平还有2.5v和1.8v两种。ecl/pecl和lvds是差分输入输出。rs-422/485和rs-232是串口的接口标准，rs-422/485是差分输入输出，rs-232是单 端输入输出。一点补充：rs-232c采用的是负逻辑，即逻辑“1”： 一5v至一15v；逻辑“0”： +5v至 + 15v。而 cmos 电平为：逻辑“1”： 4.99v

17、；逻辑“(f： 0.01v；ttl电平的逻辑“1”和“()”则分别为2.4v和0.4v。关于逻辑高低电平1) 5vcmos> hc、ahc、ac中，输入大于3.5v算高电平|输入小于1.5v算低 电平；2) 5v ttl、abt、ahct、 hct、 act中， 输入大于2v算高电平| |输入小于 0.8v算低电平；3) 3.3v lvttl、lvt、lvc、alvc、lv、alvt 中，输入大于 2v 算高电平 | | 输 入小于0.8v算低电平；4) 2.5v cmos> alvc、lv、alvt中，输入大于1.7v算高电平| |输入小于 0.7v算低电平；lvttl标准一个有

18、关于电压的标准相对于内存而言ddr内存采用的是支持2.5v电压的sstl2标准而对于比较老一些的sdram内存来说它支持的则是3.3 v的lvttl标准.现在常用 的电平标准有 ttl、cmos、lvttl、lvcmos、ecl> pecl、lvpecl、rs232、 rs485等，还有一些速度比较高的lvds、gtl> pgtl、cml、hstl、sstl等。下面简单 介绍一下各白的供电电源、电平标准以及使用注意事项。ttl： transistor-transistor logic 三极管结构。vcc： 5v； voh>=2.4v； vol<=0.5v； vih>

19、;=2v； vil<=0.8vo因为2.4v与5v之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统 功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的lvttlolvttl 又分 3.3v、2.5v 以及更低电压的 lvttl(low voltage ttl)o3.3v lvttl： vcc： 3.3v； voh>=2.4v； vol<=0.4v； vih>=2v； vil<=0.8vo2.5v lvttl： vcc： 2.5v； voh>=2.0v； vol<=0.2v； vih>=1.7v； vil<=0.7v

20、o 更低的lvttl不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就ok 了 ottl使用注意：ttl电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；ttl 电平输入脚悬空时是内部认为是高电平。要下拉的话应用lk以下电阻下拉。ttl输岀不能 驱动cmos输入。cmos： complementary metal oxide semiconductor pmos+nmosovcc： 5v； voh>=4.45v； vol<=0.5v； vih>=3.5v； vil<=1.5v0相对ttl有了更大的噪声容限，输入阻抗远大于ttl输入阻抗。对应3.3vl

21、vttl,出 现了 lvcmos,可以与3.3v的lvttl直接相互驱动。3.3v lvcmos：vcc： 3.3v； voh>=3.2v； vol<=0v； vih>=2.0v； vil<=0.7vo （vih 是指高电平的 电压值，vil是指第一个输入电压信号）2.5v lvcmos：vcc： 2.5v； voh>=2v； vol<=0.1v； vih>=1.7v； vilv=0.7v。cmos使用注意：cmos结构内部寄生有可控硅结构，当输入或输入管脚高于vcc 定值（比如一些芯片是0.7v）时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。

22、ecl： emitter coupled logic发射极耦合逻辑电路（差分结构）vcc=0v； vee： -5.2v； voh=-0.88v； vol=-1.72v； vih=-1.24v； vil=-1.36vo速度快，驱动能力强，噪声小，很容易达到儿百m的应用。但是功耗大，需要负电源。 为简化电源，出现了 pecl（ecl结构，改用正电压供电）和lvpecl。pecl： pseudo/positive eclvcc=5v； voh=4.12v； vol=3.28v； vih=3.78v； vil=3.64vlvpelc： low voltage peclvcc=3.3v； voh=2.4

23、2v； vol=1.58v； vih=2.06v； vil=1.94vecl、pecl、lvpecl使用注意：不同电平不能直接驱动。屮间可用交流耦合、电阻网 络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。 （如多用于时钟的lvpecl：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82 欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95v左右。）前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出lvds电平 标准。lvds： low voltage differential signaling差分对输入输出，内部有一个恒流源3.5-4ma,在差分线上改变方向来表示0和1。通 过外部的100欧匹配电阻（并在差分线上靠近接收端）转换为±350mv的差分电平。lvds使用注意：可以达到600m以上，pcb要求较高，差分线要求严格等长，差最好 不超过10mi