计算机组成原理试验

1、成绩:计算机原理实验室实验报告课程：计算机组成原理姓名：姜香玉专业：网络工程学号：132055215日期：2015年12月太原工业学院计算机工程系计算机原理实验室实验报告实验一：运算器实验实验环境PC机+ Win 2003 + emu8086+ proteus 仿真器实验日期2015 年.10一实验内容1. 熟悉proteus仿真系统2. 设计并验证4位算数逻辑单元的功能3. 实现输入输出锁存4. 实现8位算数逻辑单元二.理论分析或算法分析实验原理：算术逻辑运算单元的核心是由74LS181构成，它可以进行二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现。当正确设置

2、74LS181的各个控制信号，74LS181会运算数据锁存器内的数据。由于数据锁存器已经把数据锁存， 只要74LS181的控制信号不变，那么 74LS181的输出数据也不会发生改变。输出缓冲 器米用74LS245，当控制信号为低电平时，74LS245导通，把74LS181的运算结果输出到数据总线，高电平时，74LS245的输出为高阻。实验中所用的运算器数据通路如图所示。其中运算器由两片 74LS181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门(74LS245)以8芯扁平线方式和数据总线相连， 运算器的2个数据输入端分别由二个锁存器(74LS273)锁存，锁存器的输入亦以8芯扁

3、平线方式与数据总线相连，数据开关(INPUT DEVICE)用来给出参与运算的数据，经一三态门(74LS245)以8芯扁平线方式和数据总线相连，数据显示灯(BUS UNIT)已和数据总线相连，用来显示数据总线内容。三.实现万法 （含实现思路、程序流程图、实验电路图和源程序列表等）实现电路图：1.设计并验证4位算数逻辑单元的功能BOn_2_111JEl I IdE三nia巴4TT"?旳合4T0TE一fli 7七 m/lrJHH 茁刃 一'rUEU1-D1AofuAl門&n疋inD3Imcn*d0JPCN93 1.1V IrI*.In i"r-2.实现8位算数逻

4、辑单元四.实验结果分析（含执行结果验证、输岀显示信息、图形、调试过程中所遇的问题及处理方法等 ）（一）验证了基本要求，实现了设计并验证4位算数逻辑单元、实现输入输出锁存、实现 8位算数逻辑单元的功能.运行结果：图一耳工二loiADn>ifalpiA2FZF?口口Bl号孑bnsPCiNSDai32»U4 :* ,-LTEK7P.,图口 p 机 E哲 i. 口 z0 a CJ 3 <3 C O 5日石吴畀习忍丹占！ +U1AJAlA2 姐LED CAEEN 一 F匸？-山"1 rr >1甘 b.>： 1 A（二）思考问题：单总线，双总线和三总线结构在设计

5、上的异同答：单总线结构：对这种结构的运算器来说，在同一时间内，只能有一个操作数放在单总线上。为了把两个操作数输入到ALU，需要分两次来做，而且还需要 A，B两个缓冲寄存器。这种结构的主要缺点是操作速度较慢。虽然在这种结构中输入数据和操作 结果需要三次串行的选通操作，但它并不会对每种指令都增加很多执行时间。只有在对 全都是CPU寄存器中的两个操作数进行操作时，单总线结构的运算器才会造成一定的 时间损失。但是由于它只控制一条总线，故控制电路比较简单。双总线结构：在这种结构中，两个操作数同时加到ALU进行运算，只需一次操作控制，而且马上就可以得到运算结果。两条总线各自把其数据送至ALU的输入端因而必

6、须在ALU输出端设置缓冲寄存器。为此，操作的控制要分两步完成：（1 ）在ALU的两个输入端输入操作数，形成结果并送入缓冲寄存器；（2 ）把结果送入目的寄存器。三总线结构：在三总线结构中， ALU的两个输入端分别由两条总线供给，而 ALU 的输出则与第三条总线相连。 这样，算术逻辑操作就可以在一步的控制之内完成。另外,设置了一个总线旁路器。如果一个操作数不需要修改，而直接从总线2传送到总线3，那么可以通过控制总线旁路器把数据传出；如需要修改，那么就借助于ALU。五.结论完成了本次实验要求的设计并验证4位算数逻辑单元、实现输入输出锁存、实现8位算数逻辑单元的实验内容。学会了如何使用proteus仿

7、真系统，掌握了运算器工作原理，熟悉了算术运算的运算过程以及控制这种运算的方法。实验二：寄存器实验实验环境PC机+ Win 2003 + emu8086+ proteus 仿真器实验日期2015.10一实验内容1理解CPU运算器中寄存器的作用2设计并验证寄存器组（至少四个寄存器）3实现更多的寄存器（至少 8个）二.理论分析或算法分析单元电路：实验中所用的寄存器数据通路如图所示。由74LS373组成寄存器组成。寄存器的输入接口用一 8芯扁平线连至BUS总线接口，而寄存器的输出接口用一 8芯扁平线连至BUS 总线接口。经 CBA二进制控制开关译码产生数据输出选通信号，LDR0、LDR1、LDR2为数

8、据写入允许信号，由二进制控制开关模拟，均为高电平有效。三.实现万法 （含实现思路、程序流程图、实验电路图和源程序列表等）实验电路：1.设计并验证寄存器组LEE FlJ/E_ 'zTEKTa.SW& fl&l L11Lia 也ii.11IE2.扩展成四组（由于空间有限，只能实现两组）V-B1* »BZ F叫 I r沪id.期 和 frH? -K、1；DQ扌jiJbB2l1-2>ii-Mb!«.'! I*IT!<FIEIKbll&II何切，.四.实验结果分析 （含执行结果验证、输岀显示信息、图形、调试过程中所遇的问题及处理方法

9、等）（一）验证了基本要求，实现了设计并验证寄存器组（至少四个寄存器）、实现更多的寄存器（至少8个）的功能.运行结果：图一in1 krci:-hl*4；"吐Lit呻、 IT（二）思考问题：随着寄存器的增多，电路设计的复杂度是什么比例增大答：在电路设计中，随着寄存器的增多，电路设计的复杂程度是成倍增大的。五.结论完成了本次实验要求的设计并验证寄存器组（至少四个寄存器）、实现更多的寄存器（至少8个）的功能的实验内容。学会了如何扩展多组寄存器以及寄存器的工作原理明白了 CPU运算器中计算器的作用：（1 ）可将寄存器内的数据执行算术及逻辑运算。（2）存于寄存器内的地址可用来指向内存的某个位置，

10、即寻址。（3）可以用来读写数据到电脑的周边设备。19实验三：输入输出实验实验环境 ISIS仿真软件实验日期2015.11实现方法：实验（1）实验（2）二7-M-尊>lCQ-HHiM瞬PT佛 aHrAIJHH忙舁U2寻闵！r«*««:MEU-C PT聊叩叭2A ” -3"J亠烈州W 1.1-» I .I ? J. 4 -fi. r rlir自 BdlwsipE-B实验结果分析*eri誰戸签-实验四：微程序控制器实验实验环境 PC机+Win7+ proteus仿真器实验日期 2015.12一实验内容 基本要求：1.掌握微程序控制器工作原理 2

11、设计并实现指令的微程序片段二. 理论分析或算法分析程序查询方式是最简单、经济的I/O方式，通常接口中至少有两个寄存器，一个是数据缓冲寄存器，即数据端口，用来存放与方式，通常接口中至少有两个寄存器，一个是数 据缓冲寄存器，即数据端口，用来存放与CPU进行传送的数据信息；另一个是供进行传送的数据信息；另一个是供 CPU查询的设备状态寄存器，这个寄存器由多个标志位组成， 其中最重要的是“外设准备就绪”标志（输入或输出设备的准备就绪标志可以不是同一位）<当要的是“外设准备就绪”标志（输入或输出设备的准备就绪标志可以不是同一位）。当CPU得到这位标志后就进行判断，以决定下一步是继续循环等待还是进行

12、得到这位标志后 就进行判断，以决定下一步是继续循环等待还是进行I/O传送。三. 实现方法（含实现思路、程序流程图、实验电路图和源程序列表等） 实验电路图将数据送入锁存器：CPU从锁存器中读取数据:准备读取下一个数据:U3 軒Mh呢 Ebl*/一亘己im jamiLJ2£4四. 实验结果分析 （含执行结果验证、输岀显示信息、图形、调试过程中所遇的问题及处理方法等）过程分析：在输入设备准备好数据时，发出一个选通信号KEY-BUS将数据通过总线接 收器74LS245送入总线，然后通过总线把数据传送到锁存器74LS373 （图中的U2）,同时将D触发器U3:B的Q输出端置为1 （即灯READ

13、_NEXT）,表示接口 中已经有数据（即准备就绪）。CPU要从外设输入数据时，先执行输入指令读取 状态字，如READ_NEXT=再执行输入指令从锁存器中读取数据，同时把DE_C2 置为1,表示可以准备从外设接收下一个数据； 如果READ_NEXT=（M踏步等待， 直至READ NEXT为止。五. 结论通过本次实验，我掌握了程序查询的基本思想以及工作流程。通过仿真电 路，虽然实验中遇到问题，但在老师和同学的帮助下，最终还是实现了程序查 询方式的输入接口和输出接口的工作流程仿真，完成了本次实验。实验五：微程序设计实验实验环境PC机+ Win 2003 + proteus 仿真器实验日期2015.1

14、2一实验内容1. 了解微程序执行过程2. 设计并实现指令的微程序执行过程3. 分析取指过程与微地址的关系二、理论分析或算法分析1、微程序的设计理论分析或算法分析微地址显示灯显示的是后续微地址，而26位显示灯显示的是当前微单元的二进制控制位。微控制代码输出锁存器 273(0-2)、175及后续微地址输出锁存器 M7M2(74LS74)oCK0、CK1、CK2 CK3为微控制器微代码锁存输出控制位。T2为后续微地址输出锁存控制位，在模型机运行状态有效。微控制程序存贮器(6116)片选端CS0 CS1、CS2 CS3受控于管理 CPU(89C52)o微控制程序存贮器(6116)读、写端OE WE匀受

15、控于管理 CPU(89C52)。SE5SE0是指令译码的输入端，通过译码器确定相应机器指令的微代码入口地址。4片245在CPU管理下产生装载微代码程序所需的四路8位数据总线及低5位地址线。管理CPU(89C52)及大规模可编程逻辑器件MACH128I是系统的指挥与控制中心。这种方式的特点是微程序控制部件中的微地址中的微地址产生线路主要是微地址计数器MPC, MPC的初值由微程序首址形成线路根据指令操作码编码形成，在微程序执行过程中该计数器增量计数，产生下一条微指令地址。这使得微指令格式中可以不设置“下 地址场”，缩短了微指令长度，也使微程序控制部件结构较简单。但微程序必须存放在控 存若干连续单元中。2）断定方式微程序控制部件示意图微指令中设有“下地址场”，他指出下条微指令的地址，这使一条指令的微程序中的微指令在控存中不一定要连续存放。在微程序执行过程中。微程序控制部件中的微地址形成电路直接接受微指令下地址场信息来产生下条微指令地址，微程序的首址也由此微地址形成线路根据指令操作码产生三、实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）将全部微程序微指令格式变址的二进制代码表三*四.实验结果分析 （含执行结果验证、输岀显示信息、图形、调试过程中所遇的问题及处理方法等）（一）验证了基本要求，实现了设计并实现指令的微程序执行过程、分析取