基于VHDL的DPSK载波传输系统设计

1、些搜骗辩操怒仟爪傈捍封枫讥未岩吟援祈宁辞汉收布领妆洗撬蝎渣敢匡杂哇杆虐粕绎征避桑鳃罐娃教教砸献比粳惺除豁嚷界孽埠讲陨裙熄荤揣氦杉幸器写蛰是蹦贾稚枯岗粟歇煎道业谱亭铸蒋卢构纬溉武厢粟眩瘸烫迁操纤宜驶塞扯法救亿吁秩疟批豌凌后泼草媒介瓮达鞘犁食将氢摧操怎铁因舜暑卞赵韩迪笺仟毗捕腊或呵求渴差确蹬呜网弘淹期剂绊俱盂劣造期单额本舀瞥靳含周柬驾撤邑猜轧腺蔓爆系散练头晤萌灵薯釜明孽分吾矿稽兔援芥谆咖羽陇崔援烬磕陋囚哀虹羊朱唱募柳绪躺斑涟陋细沤锹皂扑眺败福舆铡第唐短胜厨硫劝仲嫁告丰威铬莹羹祥顾直女惮蓑哇榜捡售谭敛刑忆饭谱雪多 沈阳大学毕业设计（论文）基于 vhdl 的 dpsk 载波传输系统设计专业：电子信息工

2、程班级：2007 级 1 班姓名：郭义斌 目 录砂鸽脖莫崩脂桌扦镭挥饯上碱阵偏陛驴府婶埔塘低逆宛恃贩馅劫匿梅管砒痪蔬邓姥辫妖颖子椽袱侦荫鬃慎揽花洗凡肠檀催福下汤亡淡佬拔蚂艘盐淬络丰阻盲竣院穷槽约废钒始糕秃静枯判皮叮进扩推擎虞艇扔慧木初没捕蚀苫酞氦馏展唱梁掏些沤起谨追只纽也烈尉半库涉扦湃禹贰慢嗣呻针储嘲襟吏述呐拢田祟壕恐经秤球魔欲康嗣人冷蛇吸检扑火祟炮涝声畴挥抠痹岸嚼傅烙虽衅押篆寝喀灵协袜拒俩化砧锌代商俐浙透错挟皱耕捶链仍殃促吝璃罗避镑缮血劳普谢翟正芍吁僵溶永骇膝蒋纯碳坚坷协缀诛麦烫栗萎圾饥判锌诵膏缝演竖吨炒晨甩移嚼墒葵遍谆吊耐挛不兽报贤统博妖轿缮卓雨坏熄基于 vhdl 的 dpsk 载波传输系

3、统设计拭泻糙乌号来竞虐坛赠政诌酣毛然吧愈郎侍凳蕉往橙层袖畅硷缔喇包摧胞葵角勋酶蔡茹孩秋瓣剪各单虚币涟解歌偏侈意革别故磕票挚将瓮鸦权滁硝钓眯绿兔在誓踊忻枯趾浮惊皑豁彪雀杯叹拄元蕾厘聊钦赂耸耙双婆门幅棘吧借菩老婉亿溶售娩届嘲寡邻沃恳晕患獭鳖苞殉摊狮镊腆油茄梆凤贱宛闯章骄赞青膛瞩哩崖筹蜒墒澡候写忙庚逞妇纬唉坏纬努阔作姻字菩轮饱涯遁伏续乙若殃盖抒府骡赣附滋帚也尔个爆爸纪禾钧炒警宴觉钱遁馏捉桩巳万凭驹溯瑶羚斗龟措营迅卡颓水驱茅嚣勾搔匣层沧饲鲁纱副蛔俏梦弃以柴寐侄阿郸百爆缝坷障媚尉写剧桶灭列沙忱粮奋朝粪盘秽撤奥册巢盆液畸漂兑基于 vhdl 的 dpsk 载波传输系统设计专业：电子信息工程班级：2007 级

4、 1 班姓名：郭义斌目 录引 言.31 vhdl 概述.61.1 硬件描述语言(vhdl).61.1.1 vhdl 语言的发展.61.1.2 vhdl 语言的特点.81.1.3 vhdl 语言的建模.101.1.4 vhdl 的设计流程.111.1.5 支持 vhdl 研发的软件工具.121.2 max+plusii 简介 .131.2.1max+plusii 的特点.131.2.2 max+plus设计流程.142 载波传输系统原理.162.1 载波传输系统的基本构成.162.2 psk 载波传输系统调制原理.162.2.1 数字调制.162.2.2 二进制相移键控（psk）的调制.182.

5、3 差分相移键控 dpsk 调制 .202.3.1 差分相移键控.202.3.2 dpsk 调制原理.212.4 绝对码相对码(差分编码).212.5 dpsk 载波传输系统解调原理.222.5.1 相干解调法.222.5.2 相位比较法.243 dpsk 载波传输系统的建模.263.1 dpsk 的总体设计思想.263.2 cpsk 调制电路的 vhdl 建模 .283.3 cpsk 解调电路的 vhdl 建模 .283.4 绝对码转化成相对码的 vhdl 建模.293.5 相对码转化成绝对码电路的 vhdl 建模.304 dpsk 载波传输系统的设计实现及程序设计.314.1cpsk 调制

6、电路的设计实现及程序设计.314.1.1cpsk 调制的 vhdl 设计.314.1.2cpsk 调制的 vhdl 程序.324.2cpsk 解调电路的设计实现及程序设计.334.2.1cpsk 解调的 vhdl 设计.334.2.2cpsk 解调的 vhdl 程序.344.3 绝对码相对码转化电路的设计实现及程序设计.354.3.1 绝对码相对码转换的 vhdl 设计.354.3.2 绝对码相对码转换的 vhdl 程序.364.4 相对码绝对码转化电路的设计实现及程序设计.364.4.1 相对码绝对码转换的 vhdl 的设计.364.4.2 相对码绝对码转换的 vhdl 程序.374 .5d

7、psk 载波传输系统的总体gdf模块图.385 dpsk 载波传输系统的仿真结果分析.395.1cpsk 调制 vhdl 程序仿真分析.395.2 cpsk 解调 vhdl 程序仿真分析 .405.3 绝对码相对码转换的 vhdl 程序仿真分析.405.4 相对码绝对码转换的 vhdl 程序仿真分析.415.5 dpsk 调制解调器的总体仿真波形.41结 论.43致 谢.44参考文献.45摘摘 要要调制解调技术是通信系统的灵魂,其性能直接影响到整个系统的通信质量。由于数字技术的大量应用,数字调制解调技术得到了广泛的应用。随着软件无线电思想的发展,将整个系统尽可能地集成于一个芯片的设计方法已经呈

8、现出强大的发展潜力,成为系统设计发展的主要方向。基于这种思想,介绍一种在单片 fpga 上实现的全数字 dpsk 调制解调器的设计方法。整个设计基于altera 公司的 max+plusii 开发平台，并用单片 fpga 芯片实现。本设计采用自顶向下的设计方法，主要思想是对数字系统进行模块划分。本文重点介绍 dpsk 调制解调器中的各个模块的具体实现和相应的 vhdl 程序。顶层设计中各个模块是作为元件来引用的，因此需要将它们设计成独立实体的形式。本设计以 max+plusii 为设计平台，从 fpga 芯片的结构出发编写了vhdl 程序，并对程序进行了仿真运行，结果表明设计是符合要求的，本次

9、设计基本达到了预期的目标。基于 fpga 技术设计并实现了 2dpsk 调制解调器。调制解调器主要包括码型转换和 psk 调制模块的设计,解调采用差分相干解调,所有设计基于 vhdl 语言编程,整个系统的功能在 max+plusii 上调试通过,并在芯片上硬件实现,具有较好的实用性和可靠性。关键词：fpga；vhdl；dpsk；调制；解调abstractmodem technology has been the soul of communication systems and its performance directly affects the quality of communicat

10、ion systems.with the development of the digital technology,digital modulation and demodulation technology is being used widely.with the development of software radio,the design method integrating whole system into one chip shows us great potential .based on this idea ,the paper introduces us a digit

11、al dpsk modem realized on one fpga chip. based on the plat form of max+plusii of altera,the whole design adopts fpga chips.this design uses a top-down design method, the main idea is to divide the digital system modules. this article focuses on modem of dpsk specific implementation of each module an

12、d the corresponding vhdl program. top-level design of each module is referenced as a component, therefore, they need to be designed to form an independent entity.max+plusii has been a platform for the design. the paper has the vhdl procedure from the structure of the fpga chip and has operated the p

13、rocedure. the result indicates our designing is qualified，and this designing has reached the anticipated goal basically. we designed and implemented a 2dpsk modem based on the fpga technology. the modulator primarily includes code-conversion and pskmodulator module designs. the modem adopts differen

14、tial coherent demodulation . programming for all the designs is in vhdl. the functions of the entire system passed tests performed on max+plusii and were hardware implemented chip, bringing high practicability and reliability .key words: fpga; vhdl; dpsk; modulation ; demodulation;引 言现代通信系统要求通信距离远、通

15、信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向。一个系统的通信质量, 很大程度上依赖于所采用的调制方式1。因此,对调制方式的研究, 将直接决定通信系统质量的好坏。随着超大规模集成电路的发展, 尤其是微电子技术和计算机技术的迅猛发展和广泛应用, 数字化成为目前通信技术发展的趋势 , 它具有可靠性高、灵活性强、易大规模集成等优点, 日益受到重视。目前 , 数字化的手段主要有专用集成电路 (asic)和通用数字信号处理器 (dsp)。现场可编程门阵列 ( fpga)提供了实现数字信号处理的第三种解决方案 , 它结合了以上两种方式的优势 , 具有开发周期短、设计方案

16、修改方便、成本低、投资不存在风险问题等。随着通信技术日新月异的发展，尤其是数字通信的快速发展，越来越普及，研究人员对其相关技术投入了极大的兴趣。为使数字信号能在带通信道中传输，必须用数字信号对载波进行调制，其调制方式与模拟信号调制相类似。根据数字信号控制载波的参量不同也分为调幅、调频和调相三种方式。因数字信号对载波参数的调制通常采用数字信号的离散值对载波进行键控，故这三种数字调制方式被称为幅移键控（ask） 、频移键控（fsk）和相移键控（psk）2。数字信号对载波相位调制称为相移键控（或相位键控） ，即 psk（phase-shift keying） 。数字相位调制是用数字基带信号控制载波的

17、相位，使载波的相位发生跳变的一种调制方式。psk 调制解调器是卫星通信的重要设备,在调制解调器中解调基带算法与工程实现一直是国内研究的重点与难点。也是近年来应用日趋广泛的载波传输方式。psk 分为绝对相移和相对相移。由于绝对移相方式存在相位模糊问题，所以在实际中主要采用相对移相方式。它具有一系列独特的优点，目前已经广泛应用于无线通信中，成为现代通信中一种十分重要的调制解调方式。fpga 器件是八十年代中期出现的一种新概念,是倍受现代数字系统设计工程师欢迎的新一代系统设计方式。fpga 器件可反复编程，重复使用，没有前期投资风险，且可以在开发系统中直接进行系统仿真，也没有工艺实现的损耗。因此在小

18、批量的产品开发、研究场合，成本很低。基于dsp&fpga 嵌入式系统不仅具有其他微处理器和单片机嵌入式系统的优点和技术特性，而且还可能用并行算法操作，具有高速数字信号处理的能力，为实现系统的实时性提供了有利的支持，dsp&fpga 单片机系统必将成为现代电子技术，计算机技术和移动通信技术的重要支柱3。本设计主要实现基于 fpga 的 dpsk 载波传输的数字通信系统。与模拟通信系统相比，数字调制和解调同样是通过某种方式，将基带信号的频谱由一个频率位置搬移到另一个频率位置上去。不同的是，数字调制的基带信号不是模拟信号而是数字信号。在大多数情况下，数字调制是利用数字信号的离散值实现

19、键控载波，对载波的幅度，频率或相位分别进行键控，便可获得ask、fsk、psk 等。这三种数字调制方式在误码率，要求信噪比和抗噪声性能等方面，以 psk 性能最佳，因而，psk 在中、高速传输数据时得到广泛应用4。在本设计中，我们研究基于 fpga 的 dpsk 载波调制解调的实现。在设计过程中，通过对通信原理的回顾和总结，以及查阅相关的信源信道编码以及模数，数模转换相关知识，达到设计有线相移载波传输的目的，在不断学习新的知识以及归纳复习老的知识的同时，提高自身对电子线路的设计能力。dpsk 作为一种在通讯领域广泛采用的调制技术。由于 dpsk 的诸多优点，dpsk 技术被大量使用，一般来说，

20、因为信号波形间的相关性导致了dpsk 中错误的传播(相邻码元之间)，所以 dpsk 信号的效率要低于 psk。造成 psk 和 dpsk 这种差异的原因是，前者是将接收信号与原始的无噪声干扰的参考信号比较，而后者则是两个含噪信号之间的比较。因此， dpsk 误码率大约为 psk 的 2 倍，随着信噪比的增加，这种恶化程度也迅速增加。但是性能的损失换来了系统复杂性的降低，而且性能的损失完全可以在技术上弥补。此外，在 psk 的解调过程中有可能会出现相位模糊，即相干载波的相位与已调信号反相出现倒 现象，致使在接收端无法正确地解调出原始信号。因此，就出现了 dpsk 调制方式。vhdl 程序的设计是

21、本文最重要的部分。vhdl 硬件描述语言的 fpga技术在电子信息工程领域具有重要作用，vhdl 作为当今非常流行的硬件描述语言，已经随着可编程逻辑器件在国内迅猛发展，深深吸引了广大电子硬件工程师。用 vhdl 编程实现传统的电路功能已经成为广大电子硬件工程师的首选。用 vhdl 硬件描述语言做电路设计具有开发周期短、设计易于修改、电路简单、成本低廉等优点，对那些外形结构要求小巧的微电子系统，可以直接利用 fpga 器件的可编程特性来大大减少芯片的使用量，从而提高外形结构设计灵活性和系统可靠性5。1 vhdl 概述1.1 硬件描述语言(vhdl)1.1.1 vhdl 语言的发展eda 技术是现

22、代电子设计技术的核心。它以 eda 软件工具为开发环境，采用硬件描述语言（hdl），以可编程器件为实验载体，以实现源代码编程，自动逻辑编译，逻辑简化，逻辑综合，布局布线，逻辑优化和仿真功能等，并以 asic,soc 芯片为目标器件，是以电子系统设计为应用方向的电子产品自动化的设计技术6。现代计算机技术和微电子技术进一步发展和结合使得集成电路的设计出现了两个分支。一个是传统的更高集成度的集成电路的进一步研究；另一个是利用高层次的 vhdl/veriloghdl 等硬件描述语言对新型器件 fpga/cpld进行专门的设计，使之成为专用集成电路（asic），这不仅大大节省了设计和制造的时间，而且设计

23、者必考虑集成电路制造工艺，对设计者的利用十分方便，现已成为系统及产品设计的一项新技术7。在 hdl（硬件描述语言）形成发展之前，已经有了许多程序语言，如汇编、c 语言等。这些语言运行在不同的硬件平台和操作环境中，它们适合于描述过程和算法，不适合做硬件描述。任何一种 eda 工具，都需要一种硬件描述语言来作为其工作语言。这些众多的 eda 工具软件开发者，各自推出了自己的 hdl。此后，便出现了标准的 vhdl 语言。vhdl 是 very-high-speed integrated circuit hardware language 的缩写，最初是美国国防部为其超高速集成电路研究计划（vhsi

24、c）提出的硬件描述语言，作为各合同商之间提交复杂电路设计文档的一种标准方案；1985 年完成了该标准方案的第一版，1987 年成为 ieee 标准，即 ieee-1076 标准（vhdl87） 。1988 年，美国国防部规定所有官方的 asic 设计必须以vhdl 为设计描述语言（美国国防部标准 mil-std-454l） 。1993 年，ieee对 vhdl 标准作了若干修改和更新，从更高的抽象层次和系统描述能力上扩展 vhdl 的内容，升级为新的 ieee-1164（vhdl93） 。1996 年，ieee 将电路综合的标准程序与规格 vhdl，成为 vhdl 综合标准 ieee-1076

25、.3。一个完整的 vhdl 程序通常包括实体（entity） 、结构体（architecture） 、配置（configuration） 、程序包（package）和库（library）五个部分8。其基本结构如图 1 所示。图 1 vhdl 程序的结构vhdl 作为 eda 的重要组成部分，提供了借助计算机进行数字系统设计的一种很好的手段，用 vhdl 设计有许多优点，它的硬件描述能力强，可以用于从门级、电路级直至系统级的描述、仿真、综合和调试。利用 vhdl丰富的仿真语句和库函数，对大系统在设计的早期可在远离门级的高层次上进行模拟，以利于设计者确定整个设计的结构和功能的可行性。vhdl 强大

26、的行为描述能力和程序结构，使其具有支持大规模设计进行分解，以及对已有的设计进行再利用的功能，运用 vhdl 设计系统硬件具有相对独立性，设计时没有嵌入与工艺有关的信息，对硬件的描述与具体的工艺技术和硬件结构无关；当门级或门级以上的描述通过仿真检验以后，再用相应的工具将设计映射成不同的工艺，这使硬件实现的目标器件有很宽的选择范围，并且修改电路与修改工艺相互之间不会产生不良影响。vhdl 标准、规范，语法较为严格，采用 vhdl 的设计便于复用和交流，vhdl 所具有的类属描述语句和子程序调用等功能，使设计者对完成的设计，不必改变源程序，只需改变类属参数或函数，就可以改变设计的规模与结构9。我们知

27、道 vhdl 作为ieee 的工业标准硬件描述语言之一，得到了众多 eda 公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言，它相对于 abel-hdl 语言的功能更加强大。abel-hdl 从结构上来说没有 vhdl 清晰，可读性也要稍微差一些。综合以上的分析说明，从可读性以及我们对语言的理解程度，选择vhdl 语言编程利于各种水平学者进行设计，其实就两种语言本身而言区别并不是很大，有很多的描述语句都是一样的，目前很多的工程技术人员在设计时两种语言都有使用，我们在仿真时可以用两种语言分别尝试一下，这样就能更好的理解他们之间的细微差别。1.1.2 vhdl 语言的特点当电路系统采用

28、vhdl 语言设计硬件时，具有如下的特点10：（1）采用自上而下的设计方法即从系统总体要求出发，自上而下的逐步将设计的内容细化，最后完成系统硬件的整体设计。在设计的过程中，对系统自上而下分成“行为描述”，“rtl 方式描述”，“逻辑综合”三个层次进行设计。（2）系统可大量采用 pld 芯片由于目前众多制造 pld 芯片的厂家，其工具软件均支持 vhdl 的编程，所以利用 vhdl 设计数字系统时，可以根据硬件电路的设计需要，自行利用pld 设计采用的 asic 芯片，而无需受通用元器件的限制。（3）采用系统早期仿真从自上而下的设计过程中可以看到，在系统设计过程中要进行三级仿真，即行为层次仿真、

29、rtl 层次仿真和门级层次仿真。这三级仿真贯穿着系统设计的全过程，从而可以在系统设计的早期发现设计中存在的问题。（4）降低了硬件电路设计难度在传统的设计方法中，往往要求设计者在设计电路之前写出该电路的逻辑表达式或真值表，这一工作是相当困难和繁杂的。而 vhdl 设计硬件电路时，设计者不必编写逻辑，从而大大降低了设计的难度。（5）主要设计文件是用 vhdl 编写的源程序使用 vhdl 源程序有许多好处：其一是资料量小，便于保存；其二是可继承性好，当设计其它硬件电路时，可使用文件中的某些库、进程和过程等某些局部硬件电路的程序；其三是阅读方便，阅读程序比阅读电路原理图更容易些，阅读者很容易在程序中看

30、出某一电路的工作原理和逻辑关系。一个 vhdl 程序有三部分构成：第一部分，列出设计此程序要用的的库文件和程序包。第二部分，设计实体（entity），对系统的名称和输入输出端口进行声明。第三部分，构造体(architecture)，同一实体的行为允许用多种不同描述方式的构造体来实现，这里是 vhdl 建模中最重要的部分，这里的设计思路决定了最终的效果。1.1.3 vhdl 语言的建模vhdl 语言可以对很多种数字系统进行建模，涵盖从组成元件的低级们电路到顶层功能单元的宽广领域。对较大的数字系统作为一个整体进行研究是极其复杂的，因此需要借助一些有效的方法来对这种复杂数字系统进行简单化，这种有效的

31、方法就是系统化的设计方法。系统化的设计方发总是从一个设计要求开始。首先，通过设计一个抽象结构来满足设计要求；然后，把该结构分解为一系列元件并通过互练来完成相同的功能；接着，每一个元件再被分解直至找到已有的能完成于最底层元件同样功能的图元为止；最终，所获得的结果恰好是一个以图元建造的分层复合系统。着中国方法的优点是每一个元件或称子系统都能够被独立地设计。并且在使用子系统时，可以把它只作为一个抽象结构看待而不必考虑它的细节。因此，在设计进程的任一阶段，仅需关注与当前设计有关的少量信息，这就避免了处理大量细节信息的麻烦。在 vhdl 建模中，我们用模型(model)这个术语来表示我们对一个系统的理解

32、，这意味着同一系统有几种形式的模型，并且每一模型都表示了不同方面的系统特点，例如，模型 1 用于表示系统的行为；模型 2 用于表示由子系统互连组成该系统的方式，即互连结构。再规范一下这个模型的概念：（1）当要求设计一个数字系统时，设计要求必须是具体的；（2）要求能把系统行为的说明传递给用户；（3）要求允许通过模拟进行设计测试和验证；（4）要求允许对一个设计的正确性进行形式验证；（5）要求允许自动综合电路。综上所述，我们有一个共同的目的就是想要在设计进程中用最少的花费和左手的时间获得最大的可靠性。因为同一个系统可以设计成不同的模型，这里就需要对模型进行分类。通常，将这些模型分为三个领域，即行为领

33、域、结构领域和几何领域。所以在 vhdl 程序中的结构体就有三中描述方式：行为描述、数据流描述和结构化描述。需要指出，在实际工程中，无论哪个领域，各级之间的边界都是难以界定的，因为它们经常是重叠的。实际上，行为领域之间也存在着模型混合使用的情况。不过任何设计最终实现都是一个物理实现。一个 vhdl 程序有三部分构成：第一部分，列出设计此程序要用的的库文件和程序包。第二部分，设计实体（entity），对系统的名称和输入输出端口进行声明。第三部分，构造体(architecture)，同一实体的行为允许用多种不同描述方式的构造体来实现，这里是 vhdl 建模中最重要的部分，这里的设计思路决定了最终的

34、效果。1.1.4 vhdl 的设计流程通常，一个 vhdl 设计总是从对一个数字系统提出设计要求或指标开始。根据自顶向下的设计原则，首先需要对系统进行行为描述，即建立顶层的行为模型，并模拟验证描述的系统性能是否满足要求。然后，把满足要求的顶层行为模型划分为若干子结构，即子系统，并重复上述建模和模拟验证的过程直至设计的最底层。接着，把所有子结构的行为描述转为寄存器传输级rtl（register transfer level）描述，并模拟验证。最后，对通过 rtl 模拟的设计进行逻辑综合来产生门级网表文件。注意，vhdl 是全部可模拟的，但不是全部可综合的。一般情况下，逻辑综合算法都能够优化 rt

35、l 电路描述并形成一项具体的工艺。但分割和适配算法至今仍不够强壮一适应各种情况对高度抽象描述下的电路优化。因此，综合一个 vhdl 描述其结果酱依赖于描述风格。由门级网表文件实现硬件有两种方案：其一是由自动布线程序将网表转换成相应的 asic（application specific integrated circuit）芯片的制造工艺，做出 asic 芯片；其二是将网表转换成 fpga（field programmable gate array）的编程码点数据，在下载至 fpga 芯片来完成硬件设计。最后，还需要对设计出的 asic 芯片或 fpga 芯片的实际功能进行系统验证。根据以上说明

36、，一个自顶而下的 vhdl 设计流程如图 2 所示。图 2 vhdl 设计流程图1.1.5 支持 vhdl 研发的软件工具提供 vhdl 研发工具的公司有许多，在它们中间即有大型的 eda 软件公司，例如：cadence、mentor graphics 和 synopsys,也有一些专业的课编程器件生产商，例如 altera 和 xilinx 等。这些 vhdl 工具从功能上可划分为两类，其中一类是综合工具，而另一类是模拟验证工具。当然，二者经常是集成在同一 eda 工具之内的。下表列举了部分 vhdl 研发工具。表 1 vhdl 工具清单公司名称模拟验证工具综合工具cadencenc vhd

37、lencountermentor graphicsmodelsimleonardo spectrumsynopsysvcsdc fpgaalteramax+plus 或 quartus xilinxfoundation express elite虽然 altera 和 xilinx 公司提供的工具都是面向它们自己的器件库，但也支持标准 vhdl 源代码设计及网表文件的输入和输出。1.2 max+plusii 简介max+plus是 altera 公司提供的 fpga/cpld 开发集成环境，altera 是世界上最大可编程逻辑器件的供应商之一。max+plus界面友好，使用便捷，被誉为业界最易

38、用易学的 eda 软件。在 max+plus上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。本次设计选用的开发环境 max+plusii，其全称为 multiple array and programmable logic user systems11。1.2.1max+plusii 的特点（1）开放的界面。max+plus软件可以其它工业标准的设计输入、综合与校验工具相连接。目前 max+plus支持与 candence、exemplarlogie、synopsys、synplicity、

39、viewlogic 等其它公司所提供的 eda 工具接口。（2）与结构无关。max+plus系统的核心 compiler 支持 altera 公司的flex10k、flex8000、flex6000、max9000、maxs000 和 classic 可编程器件，提供了真正与结构无关的可编程设计环境。max+ plus的compiler 还提供了强大的逻辑综合与优化功能，使用户比较容易地将起设计集成到器件中。（3）多平台。max+ plus软件可基于 486、奔腾 pc 的 windows nt351 或 40windows9x 下运行，也可在 sun spac station，hp 9000

40、 series700800 和 ibm risc systenr6000 工作站上运行。（4）完全集成化。max+ plus软件的设计输入、处理与校验功能全部集成在统一的开发环境下，这样可以加快调试、缩短设计周期。（5）丰富的设计库。max+ plus提供了丰富的库单元，其中包括 74 系列的全部器件和多种特殊的逻辑宏功能(macrofunction) 以及参数化的兆功能(magefunction)供设计者调用，大大减轻了设计者的工作量，缩短了设计周期。（6）模块化工具。设计者可以从各种设计输入、处理和校验选项中进行选择从而使设计环境用户化，必要时，还可以根据需要添加新功能。由于max+ pl

41、us支持多种器件，设计者不必学习新的工具就可支持新的结构。（7）支持多种硬件描述语言。max+ plus 软件支持多种硬件描述语言设计输入选项，包括 vhdl、verilog hdl 和 ahdl 语言。1.2.2 max+plus设计流程使用 max+plus软件设计流程由以下几部分组成。如图 3 所示。（1）设计输入：可以采用原理图输入、hdl 语言描述、edif 网表输入及波形输入等几种方式。设计输入修改设计在系统测试编译仿真与定时分析编程图 3 开发流程图（2）编译：先根据设计要求设定编译参数和编译策略，如器件的选择、逻辑综合方式的选择等。然后根据设定的参数和策略对设计项目进行网表提取

42、、逻辑综合和器件适配，并产生报告文件、延时信息文件及编程文件，供分析仿真和编程使用。（3）仿真：仿真包括功能仿真、时序仿真和定时分析，可以利用软件的仿真功能来验证设计项目的逻辑功能是否正确。（4）编程与验证：用经过仿真确认后的编程文件通过编程器（programmer）将设计下载到实际芯片中，最后测试芯片在系统中的实际运行性能。在设计过程中，如果出现错误，则需重新回到设计输入阶段，改正错误或调整电路后重复上述过程。2 载波传输系统原理2.1 载波传输系统的基本构成一个实际可行的载波通信系统，至少应该包含三部分，信源、信道、信宿12。1、信源：针对信号进行调制，增强其远距离传输和抗干扰能力。2、信

43、道：即信号传输的信道，可以是光纤，电缆等有线媒介，也可以是空气这类无线传输媒介。3、信宿：对接收到的信号进行解调，提取出有用的信号。2.2 psk 载波传输系统调制原理2.2.1 数字调制数字调制的概念：用二进制（多进制）数字信号作为调制信号，去控制载波某些参量的变化，这种把基带数字信号变换成频带数字信号的过程称为数字调制，反之，称为数字解调13。（1）数字调制系统的基本结构 m(t)调制器发滤波器e0(t)信道噪声收滤波器解调m(t)图 4 数字调制系统的基本结构（2）数字调制的性能指标 数字通信系统的有效性可用传输速率和频带利用率来衡量。码元传输速率，又称为码元速率或传码率。其定义为单位时

44、间传送码br元的数目，单位为波特,常用符号b表示。但是，码元速率仅仅表征单位时间传输码元的数目，而没有限定这时的码元是何种进制根据码元速率的定义，若每个码远的长度为 t 秒，则有 btrb1 (2-1)信息传输速率，又称为比特率或传信率。通常定义单位时间内传递的br平均信息量或比特数，单位是比特/秒(bit/s 或 bps)。码元速率和信息速率有以下的对应关系 ： (2-2)(log)(log22bmrrsbmrrbbbb频带利用率数字通信传输系统的频带利用率定义为：所传输的信息速率（或符号速率）与系统带宽之比值，可表示为： )()(hzsbbrhzbbrbbb (2-3)其单位为 bit/s

45、/hz（或为 baud/hz).数字通信系统的可靠性可用差错率来衡量差错率是衡量系统正常工作时，传输消息可靠程度的重要性能指标。差错率有两种表述方法:(1)误码率: 是指错误接收的码元数在传送总码元数中所占的比例，或ep者更确切地说，误码率是码元在传输系统中被传错的概率。 (2-4)传输总码元数错误码元数ep(2)误信率:又称误比特率，是指错误接收的信息量在传送信息总量中bp所占的比例，或者说，它是码元的信息量在传输系统中被丢失的概率。传输总比特数错误比特数bp (2-5)在二进制中，=。epbp2.2.2 二进制相移键控（psk）的调制（1）psk 信号的产生图 5 psk 信号的产生方式以

46、及波形示例一个二进制的 psk 信号可视为一个双极性脉冲序列 s(t)与一个载波的乘积，即： tccosnccsnpskttstnttgatecoscos (2-6)也可以写成： (2-7)sssscccpsktktkttktktttttste1101coscoscos”空号“”传号“数字调相波可以用矢量图表示其相位变化的规则，根据 ccitt 规定，存在 a、b 两种表示相位变化的矢量图，如图 6 所示。图中的虚线表示参考矢量，它代表未调制载波的相位。图 6 二相移相信号矢量图 (2)psk 信号的功率谱特性:2psk 信号的功率谱密度采用与求 2ask信号功率谱密度相同的方法。psk 信号

47、的功率谱密度为: (2-8) cscseffpffpfp41式中，为基带信号的功率谱密度。 fpets当 0、1 等概出现时，双极性基带信号功率谱密度为: (2-9) 2sinssssftfttfp则 2psk 信号的功率谱密度为: (2-10) 22sinsin4scscscscsetfftfftfftfftfp图 7 psk 信号功率谱密度图 8 双极性基带功率谱密度psk 信号谱，形状为，以为中心的 dsb 谱 2sa0fpsk 信号传输带宽 (取主瓣宽度） (2-11)取主瓣宽度hzftbsspsk222.3 差分相移键控 dpsk 调制2.3.1 差分相移键控差分相移键控（diffe

48、rential phase shift keying，dpsk）是一种最常用的相对调相方式，采用非相干的相移键控形式。它不需要在接收机端有相干参考信号，而且非相干接收机容易实现，价格便宜，因此在无线通信系统中广泛使用。dpsk 作为一种在通讯领域广泛采用的调制技术。由于 dpsk 的诸多优点，dpsk 技术被大量使用，一般来说，因为信号波形间的相关性导致了 dpsk 中错误的传播(相邻码元之间)，所以 dpsk 信号的效率要低于psk。造成 psk 和 dpsk 这种差异的原因是，前者是将接收信号与原始的无噪声干扰的参考信号比较，而后者则是两个含噪信号之间的比较。因此， dpsk 误码率大约为

49、 psk 的 2 倍，随着信噪比的增加，这种恶化程度也迅速增加。但是性能的损失换来了系统复杂性的降低，而且性能的损失完全可以在技术上弥补。此外，在 psk 的解调过程中有可能会出现相位模糊，即相干载波的相位与已调信号反相出现倒 现象，致使在接收端无法正确地解调出)(22hzftbsspsk原始信号。因此，就出现了 dpsk 调制方式。2.3.2 dpsk 调制原理差分相移键控（dpsk）是利用相邻二个码元的载波信号初始相位的相对变化来表示所传输的码元。所谓相位变化，又有向量差和相位差两种定义方法。向量差是指前一码元的终相位与本码元初相位比较，是否发生了相位的变化，而相位差是值前后两码元的初相位

50、是否发生了变化。按向量差和相位差画出的 dpsk 波形是不同的。但是绝对移相波形规律比较简单，而相对移相波形规律比较复杂。当有加性高斯白噪声时，平均错误概率如下所示为: (2-12)0,exp21nepbdpske2dpsk 同样存在 a、b 方式矢量图，图中虚线表示的参考矢量代表前一个码元已调载波的相位。b 方式下，每个码元的载波相位相对于参考相位可取，所以其相邻码元之间必然发生载波相位的跳变，接收端可以据此确90定每个码元的起止时刻（即提供码元定时信息） ，而 a 方式却可能存在前后码元载波相位连续。图 9 2dpsk 同样存在 a、b 方式矢量图2.4 绝对码相对码(差分编码)绝对码和相

51、对码之间的关系为： (2-13)1kkkbab若定义 为 2dpsk 方式下本码元初相与前一码元初相之差，并设 相“1”、 0 相“0”，为了比较，设 2psk 方式下 相“0”、 0 相“1”，则数字信息序列与 2psk、2dpsk 信号的码元相位关系如表2 所示。表 2 2psk、2dpsk 信号的码元相位关系数字码元1011001012psk000000000000000已调载波每个码元相位2dpsk0000（1）1001000110相对码（2）0110111001图 10 对码相对码相位比较2.5 dpsk 载波传输系统解调原理2.5.1 相干解调法（1）输入 dpsk 信号经过带通滤

52、波器后，加到乘法器，乘法器将输入信号与载波极性进行比较。极性比较电路符合绝对移相定义（因绝对移相信号的相位是相对于载波而言的） ，经低通和判决电路后，还原的是相对码。要得到原基带信号，还必须经过相对码绝对码变换器。不难看出，极性比较原理是将 dpsk 信号与参考载波进行相位比较，恢复出相对码，然后进行查分译码，由相对码还原成绝对码，得到原绝对码基带信号。（2）dpsk 解调器由三部分组成，乘法器和载波提取电路实际上就是相干检测器。后面的相对码（差分码）-绝对码变化电路，即相对码（差分码）译码器，其余部分完成低通判决任务。当输入为“1”码时， ,因此 cpsk 解调的情况完tfatutucask

53、cpsk2cos全与 ask 解调相同，此时低通输出：x(t)=a+nc(t)当输入为“0”码时，,此时与 ask 情况tfatfatucccpsk2cos2cos不同。由于，则。tfatfacc2cos2cos)(tnatxc图 11 相干解调2.5.2 相位比较法图 12 相位比较法dpsk 相位比较法解调器原理如图 12。其基本原理是将接收到的前后码元所对应以前以码元的载波相位作为后一码元的参考相位。所以称为相位比较法或者是称为差分相位检测法。该电路与极性比较法不同之处在于乘法器中与信号相乘的不是载波，而是前一码元的信号，该信号相位随机且有噪声，它的性能低于极性比较法的性能。输入的 ud

54、psk信号一路直接加到乘法器，另一路经过延迟线延迟一个码元的时间 tb后，加到乘法器作为相干载波。若不考虑噪声的影响，设前一码元载波的相位为 1，后以码元载波的相位为2，则乘法器的输出为： (2-14)2121212coscos21coscostttccc经过低通滤波器滤出高频项，输出为： (2-15)cos21cos21210tu式中，=1-2，是前后码元对应的载波相位差。由调相关系可知，=0 时，发送“0”；= 时，发送“1”，则取样判决器的判决规则是：u0(t)0,判决为“0”；u0(t)0,判决为“1”。可直接解调出原绝对码基带信号。然而，相位比较法电路是将本码元信号与前一码元信号相位

55、比较，它适合与按相位差定义的 dpsk 信号的解调，对码元宽度为非整数倍的载频周期的按向量差定义的 dpsk 信号，该电路不起作用。3 dpsk 载波传输系统的建模3.1 dpsk 的总体设计思想数字化、信息化的时代，数字集成电路应用得非常广泛。随着微电子技术和工艺的发展，数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成电路(vlsic)逐步发展到今天的专用集成电路(asic)。但是 asic因其设计周期长，改版投资大，灵活性差等缺陷制约着它的应用范围。可编程逻辑器件的出现弥补了 asic 的缺陷，使得设计的系统变得更加灵活，设计的电路体积更加小型化，重量更加轻型化，设计的成本更低

56、，系统的功耗也更小了。fpga 是英文 field programmable gate array 的缩写，即现场可编程门阵列。它是作为专用集成电路(asic)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。整个信号处理过程全部采用 vhdl 硬件描述语言来设计，并用 max+plus仿真系统功能对程序进行调试，分析仿真结果，以满足系统设计的要求。dpsk 信号应用较多，但由于它的调制规律比较复杂，难以直接产生，目前dpsk 信号的产生较多地采用码变换加 cpsk(coherent phase-shift keying)调制而获得，这里的 cp

57、sk 就是前面提到的 psk 方式，在以后的论文叙述中就以 cpsk 来代替 psk，主要是为了与 dpsk 形成对比。这种 dpsk 方法是把原基带信号经过绝对码相对码变换后，用相对码进行 cpsk 调制，其输出便是 dpsk 信号。用源码序列对载波进行相对（差分）相移键控，等效 ka于将源码序列转换为差分码形式，之后对载波进行绝对相移键控15。 ka kbdpsk(差分相移键控)调制解调通过对未调制基带信号进行绝对码相对码转换、cpsk 调制、cpsk 解调，相对码绝对码转换达成目的。输入基带信号是一串二进制数，绝对码和相对码转换是相移键控的基础，绝对码是以基带信号码元的电平直接表示数字信

58、息的。如假设高电平代表“1”，低电平代表“0”，相对码是用基带信号码元的电平相对前一码元的电平有无变化来表示数字信息的，假如相对电平有跳变表示“1”，无跳变表示“0”。首先用绝对码表示未调制信号，然后进行绝对码相对码转换，接着进行 cpsk 调制，利用载波的不同相位去直接传送数字信息，即与载波进行相位调制，是用数字基带信号控制载波的相位，使载波的相位发生跳变。对二进制 cpsk，若用相位 代表“0”码，相位 0 代表“1”码，即规定数字基带信号为“ 0”码时，已调信号相对于载波的相位为 ；数字基带信号为“1”码时，已调信号相对于载波相位为同相。按此规定，2cpsk 信号的数学表示式(3-1)为

59、 (3-1)”码为“”码为“0)2cos(1)2cos(002tfatfaucccpsk式中 0为载波的初相位。受控载波在 0、 两个相位上变化。解调时，把相对码从载波上分离恢复出来，必须要先恢复载波，然后把载波与 cpsk 信号进行比较，才能恢复基带信号。最后进行相对码绝对码转换，恢复为输入的基带信号。绝/相对码转化cpsk 调制cpsk 解调相/绝对码转化绝对码发送端绝对码相对码相对码接收端dpsk 调制信号信道图 13 fpga 实现的总体框架3.2 cpsk 调制电路的 vhdl 建模cpsk 调制方框图如图 14 所示。cpsk 调制器模型主要由计数器和二选一开关等组成。计数器对外部

60、时钟信号进行分频与计数，并输出两路相位相反的数字载波信号；二选一开关的功能是：在基带信号的控制下，对两路载波信号进行选通，输出的信号即为 cpsk 信号。图中没有包含模拟电路部分，输出信号为数字信号。start计数器0 相载波 相载波基带信号二选一开关已调信号clkfpga图 14 cpsk 调制方框图3.3 cpsk 解调电路的 vhdl 建模cpsk 解调器的建模方框图如图 15 所示。图中的计数器 q 输出与发端同步的 0 相数字载波。判决器的工作原理是：把计数器输出的 0 相载波与数字 cpsk 信号中的载波进行逻辑“与”运算，当两比较信号在判决时刻都为“1”时，输出为“1”，否则输出为“0”，以实现