Protel原理图PCB到Cadence的数据转换

1、(tACrear/veU-Creative Tecluiology LimitodBe part (tf someihing 6ig北京耀华创芯电子科技有限公司Protel原理图PCB到Cade nee的数据转换Date :2008/ 04 / 25Author :周曙光Version :v16.xKeywords :数据转换AD6(Altium Designer 6)Note :任何两个EDA工具之间的数据转换都不是百分百的正确，都需要做一定修改。随着PCB设计的复杂程度和高速 PCB设计需求的不断增加，越来越多的 PCB设计者、 设计团队选择 Cade nee的设计平台和工具。但是，由于没

2、有 AD6数据到Cade nee数据直接 转换工具，长期以来如何将现有的基于 AD6平台的设计数据转化到 Cade nee平台上来一直 是处于平台转化期的设计者所面临的难题。下面结合Cade nee和Altium的PCB设计工具，提供一条比较合理的转换途径。1、环境：转换中使用到的工具a) Altium Desig ner 6b) Cade nee Capture CISe) Cade nee Oread Layoutd) Cade nee PCB Editore) Cade nee PCB Router(CCT) 2、Altium - AD6 原理图到 Cade nee - Capture

3、CIS在Altium Designer 6 原理图的转化上我们可以利用Altium Designer 6的Save Prejeet As来实现。通过这一功能我们可以直接将AD6的原理图转化到 Capture CIS中。北京耀华创芯电子科技有限公司北京耀华创芯电子科技有限公司然后直接保存为*.dsn文件。北京耀华创芯电子科技有限公司(u-CreativeU-CreTecluiolo gy LimitedBe pari cjsomething big北京耀华创芯电子科技有限公司注意事项：这里，我们仅提出几点通过实践总结出来的注意事项。a）圭寸装信息AD6在输出Capture DSN文件的时候，没有

4、输出封装信息，在Capture中我们会看到所以元件的PCB Footprint属性都是空的。这就需要我们手工为元件添加封装信息，这也是整 个转化过程中最耗时的工作。在添加封装信息时要注意保持与AD6 PCB设计中的封装一致性，以及Cade nee在封装命名上的限制。例如一个电阻，在 AD6中的封装为 AXIAL0.4，在后面介绍的封装库的转化中，将被 修改为AXIAL04，这是由于 Cade nee不允许封装名中出现“ ”；再比如DB9接插件的封装 在AD6中为DB9RA/F，将会被改为 DB9RAF。因此我们在 Capture中给元件添加封装信息 时，要考虑到这些命名的改变。当然，如果自己有

5、一些标准的Cade nee的PCB封装库，也可以直接输入对应的封装库名称。只是需要注意的就是在后面要导入器件的位置信息的时 候，需要把 AD6中的PCB封装名称修改为 Cade nee的PCB封装名称。当然两个软件中封 装库的原点应该是一致的，否则后面导入PCB Editor时候，器件不在原来的位置。b）原始设计要规范AD6的原理图应该要规范，保证导出之后的错误尽可能的少，譬如，网络的连线最好 不要直接连接到 pin管脚，应该来出来一段线之后再去连接其他管脚。还有电源地符号，最 好在AD6中引出一段线再接。c）管脚信息一些器件的隐藏管脚或管脚号在转化过程中会丢失，需要在Capture中使用库编

6、辑的方法添加上来。通常易丢失管脚号的器件时电阻电容等离散器件。d）层次化设计中的问题在层次化设计中，模块之间连接的总线需要在Capture中命名。即使在 AD6中已经在父设计中对这样的总线命名了，还是要在Capture中重新来过，以确保连接。e）个封装对应几个部分的器件北京耀华创芯电子科技有限公司U-Cr&ative T&cluiology Limited.Be part ojsomething big对于一个封装中有多个部分的器件，要注意修改其位号。例如一个74IS00，在AD6中使用其中的两个门，位号为 U8A，U8B。这样的信息在转化中会丢失，需要重新添加。基 本上注意到

7、上述几点，借助AD6，我们就可以将 AD6的原理图转化到 Capture中。进一步导入Capture CIS之后的效果:推广，这也为现有的 AD6原理图符号库转化到 Capture提供了一个途径。总之，我们在转换完成之后还需要检查一下，尽可能满足CIS的原理图设计要求。3、Altium - AD6 的 PCB 封装库到 Cade nee - PCB Edit o 的转换长期使用Protel作PCB设计，我们总会积累一个庞大的经过实践检验的Protel封装库,当设计平台转换时，如何保留这个封装库总是令人头痛。这里，我们将使用Oread Layout ,和PCB Eeitor来完成这项工作。在这里

8、，我推荐大家使用一个免费的库制作工具：Allegro封装生成器 0.08 (FPM ),这个软件在 上可以去下载。这个免费软件可以 生成几千个Allegro的封装库，满足我们大部分的需要，而且这个软件还有一个优点，它的 封装库命名，都是按照国际标准-IPC 7531标准命名，我们任何一个PCB设计软件，都可以 参考这个命名标准。所以，我们需要转换的库只是少部分了，只有那些形状异样的，需要我 们从AD6转换到 PCB Editor。注意点：Allegro的建库，还需要建焊盘，所以工作量稍大。但有一点，繁琐的工作, 是为我们的设计更严谨，不那么随意。下图的虚线框中是 Allegro封装库的一些内容

9、：Flash是用在负片时候，过孔(当然包括通孔焊盘)与平面连接的形状，后缀名：*.fsm和*.dra。Shape是做异型焊盘用的，后缀名：*.ssm和*.dra。上面两项是为了做一个焊盘。通过 Cade nee 的 Cade nee SPB 16.0->PCB Editor Utilities-> pad desig ner 来设计一个 *.pad。 有了 pad文件，我们才可以去创建我们的封装。北京耀华创茁电子科技有限公司（U-Crctivc*.psm和*.dra这是器件封装的后缀名。*.bsm和*.dra这是 Mechanical圭寸装的后缀名。*.osm和*.dra这是图框符

10、号的后缀名。Flash1PadstJick Editor *I11111呻11Symbol Editorsofloi.<lra j|*1Allegro PCB Editor :DfrSiQn! LdUdutManufacturongoutputsManufacturong outputs.birw .dra在这里，把Cade nee的封装介绍的详细点，主要是因为做设计，我们的库一定要标准, 这样才能完成一个好的PCB。AD6 to PCB Editor的封装转换步骤：a）在AD6中将PCB封装放置（可以一次将所有需要转换的全部放置上来）至L张空的 PCB中，并将这个 PCB文件用Prot

11、el PCB 2.8 ASCII的格式导出，File->Save As ;Iasi cu址认 E.4Utt Epotr Ie心Juki內 Ualp 鮭辛亨 JA * | 弓二*Inpir tCtrL*O丄 Opta Pr&ject.FfeV Qpiu IXi-Lfc n.ClrLiS 1Ssvfl S .ksi.心£av« IhsbciLAs.E叙込 OutputsAmh.i里ly 口u-lpnllEI, Tri nt Frezi *!-TrstL .C Lrl*Pf 缺L FEF.Inpotrt Yliu*'!£«C4Ut DoC

12、UA«ntE血 Frjv-I; fJ；ec«ELt D«si （Di Vorksp kC£5ExitAltmF磬叱酊.PcbDocb）使用 Cade nee 的 Oread Layout 软件，导入（import）这个 Protel PCB 2.8 ASCII 文件并保 存（.max）;U-Creative Terluioloigy LimitedBe pari qfsometfiing 力jg北京耀华创茁电子科技有限公司(U-Crcativc.%iy ijij'ITI-Creative Tpcluiology LimitedBe pari qf

13、some£/iing bigj c- si IfNewL卜匚h.MXLW F*x* -Q- du-c t.1 D: p-cli-M» t210AXIS. mMK E 33 : Xp-da-Xurf 1.Xm ilk . m ilkn B： Vpcb- . . XKultQd DDAJLD< 1 _ a U Vpcb'h t «e- s t PCB 1 m5 D： p-c'bX,|i! B m *t *1 m uc 1 . m amG D1 ： X.p-ctXpjr 1. wl m wac工 Q： ¥yLprjy*H u t. wl

14、1 mle k mvJ_ m-ucHUT Tnt. «x =*!> uibi mA2< g匚:EHFCB XImlI8* U. L MJ MXLU *L If P l-L 1 ± !B匚B豆曰曰4 FC»t fti- ranFADS PCBFCAJ3 PCBFCBE3 lr* o twlSB SEZmco FCBFCBaM-dx： PCBT1XF t. o> T-Ajrrml1TDF t. a*1SPECCTRA to _2口7弋 ifiCAD Lo lujrwtImport->Protel PCB，选择我们刚才导出的PC我件:Input

15、Pr-n-tel PCE Filec) 使用 Cade nee 的 PCB Editor 将生成的 Layout .max 文件 import 为 Allegro 的.brd 文件;Stwy As.InpartIscpar tFill Viewer.Plot Setup .Plot Previtjr.Plot.Pgaper ties.CaiLf e Edi lor ££f i卩 t.R点亡ent DesifBiSArtwark.IFF.Stre«ii .ms.P£MJ.QH3AD Lsyoul.<1 Htl t FGD “£ EL： ii

16、UihiAtd. b-l 4 FiuJ-HI J tl /phWl ftl-LLLh |丸I JhH jlrEl QitpLmfSlif+ Lfi-r tLbr* |wiri tatJrja H'lMEbrivs1WHFnq;cair bataviHMm,I I jH * Irei«uJHr-Fid.jKitri -tirUGliiiI !* 曹 1 OdMlJHLlL*.d）在PCB Editor里，把新生成的.brd文件打开，选择顶层菜单的 Tools>Padstack>Modify Design Padstack,此时会在Options标签页里面看见当前pa

17、d的名称和数量（从24.pad开始逐一 增加）。逐一选择一种，点选 ” Edit，"激活Padstack Designer对选中的.pad进行编辑。北京耀华创茁电子科技有限公司Cu-CrctivcTJ-Cre-ative Tefchiiology LimitedBe pari qfsome£/iing big北京耀华创茁电子科技有限公司e）对于表贴pad，首先查看Layers标签页，检查此Pad是否已经存在库中或可以用库中 已经存在的.pad替换，用Tools->Padstack->Replace命令去替换焊盘。如果没有，那么就 需要修改： Parameters

18、标签页中 Type选项由 ” Blind/Buried 改为” Singl项”； Un it部份：Un its选择Mils， Decimal places输入0 表示使用单位为 mil, 小数点后没有小数，即为整数； Layers标签页中，删除TopBottom之间除Default Internal层之外其他的所有层；调整顶层的 Regular Pad、Thermal Relief （比 Regular Pad大 6Mil ）、Anti Pad （比 Regular Pad大6Mil ）; Soldermask_Top层的 Regular Pad （比Top层Regular Pad大6Mil

19、） ; Pastemask_Top层 的Regular Pad （同Top层Regular Pad），确认其他不用层的数据为 ” Null ；（对于表贴pad,只 需要设置 Top、Soldermask_Top 和 Pastermask_Top三层即可） 按照.pad文件的命名格式对新建立的这个pad进行保存，保存在环境变量里设置的allegro 识别的路径内。Setup->User Prefere nces;CJmwv C>&5ion_Mih5Li ArlwaikLi AjLHotav±Li BrahamLi 亡odaa l"l CofMia jpaB

20、hei l"i CcmJjaLpa*1 亡二j Dfr5ign t-a«iitKPrell£it3fv&cAalh dtfMnspotin: ktipalli:pbjn_p-aih5 | EMaci'cDi?口即Di5|JflM_5OVDivirag 臥EthFiJHmVIMQBT Gb±xiTHHJuJapfll h.”.= ulh pc-el_lt«_p3th: p±mp«hEhpisHnIjispafln:piadlp-ii.1iopdaQp_iefR¥ilMe_j>ah:ErrecHi

21、veI i'll* il r j Rwta-ii： Command 匚 tHTFTIil rd Command CcHnAwnd 匚曲 ridConwnflnd Co*nrand 匚 mvYM>dQiioctalia£" X lb *Mk*cDp&ngi>EAAiuli ri pW*iAnQ«.II1*5umm 否 detcApfliCHtSewchpethiF fc® ibrwy pads4 gdp亦-.邹MWb已命./srnb d AZAdirKSPS.lG Q/±ldJesyMb*d / U *d ei >

22、;c e.«S I-W T y. U s Ka 11/I nc-a lpc t>/d s I -a c k s d /Cideige/SETiS.Cl/sFiaiZticbi/pcbhWiiJfirbflk d /CAdHrrcH/SFEIB IS.Q/xHammacb/lapr-obb/x|jrTDlx B:pctW Er 讣 3 X I Ca-rcl它Exj-innd北京耀华创茁电子科技有限公司北京耀华创茁电子科技有限公司选择顶层菜单的Tools> Padstack>Replace，点选刚刚修改的 Pad，此时在Options标签北京耀华创茁电子科技有限公司U-

23、Creative Tecluiology Limitoddepart qf wmeiMng big（uCreative页的Old选项里面里会出现未改之前的Pad名称；再点击New选项后面的按钮，选择新建立的Pad，最后点击下方的Replace按钮，完成对此Pad的更新。对于过孔的pad，首先查看Layers标签页，检查此Pad是否已经存在库中或可以用库中已 经存在的.pad替换,用Tools->Padstack->Replace命令去替换焊盘。如果没有，那么就需要 修改： 确认Parameters标签页中Type选项为” Through"或者定义为” Blind/Buri

24、ed视设计需 要而定）; Unit部份：Un its选择Mils , Decimal places输入0表示使用单位为 mil，小数点后 没有小数，即为整数； Layers标签页中，删除TopBottom之间除Default Internal层之外其他的所有层；调整顶层的 Regular Pad、Thermal Relief （比 Regular Pad大 10Mil ）、Anti Pad （比 Regular Pad大 10Mil ）;复制 Top层信息并且 Copy to all，即可设定 Top、Default Internal 和 Bottom 这3层； 调整 Soldermask_T

25、op 层的 Regular Pad （比 Top 层 Regular Pad 大 6Mil ） 并复制到 Soldermask_Bottom 层；（对于过孔 pad,不需要设置 Pastermask_Top层） 按照.pad文件的命名格式对新建立的这个pad进行保存，保存在环境变量里面设置的allegro识别的路径内； 选择顶层菜单的Tools> Padstack>Replace，点选刚刚修改的 Pad，此时在Options标签 页的Old选项里面里会出现未改之前的 Pad名称；再点击New选项后面的按钮，选择新建立的 Pad，最后点击下方的Replace按钮，完成对此Pad的更新

26、。f）按照上面（e）项的方式将所有pad替换完成；注：由于PCB Editor每生成一次库文件的时候，其.pad文件的名称都是从24.pad开始依次增加直至所有的pad输出完毕。如果进行2次或多次库文件生成操作，后面的操作产生的.pad文件（从24.pad开始的）会覆盖前面的.pad文件从而导致在调用前面生成的库文件.dra时出现焊盘被更换的情况，所以在导出之后需要从.dra文件中重新建立.pad文件并将.dra中的pad用新生成的.pad文件replace才能保证库的正确使用！在这里我建议大家还是安装IPC标准为我们的焊盘命名，保证各个EDAC具统一，也保证我们设计团队的统一。g）接下来，我

27、们使用 PCB Editor的Export->libraries功能将圭寸装库* .dra、*.psm等，焊盘 库*.pad输出出来，再经过h）操作，将ref等加上就完成了 AD6封装库到PCB Editor转化；h）A D6中的 ” Designator转换为 PCB Editor 里Components 下Ref Des 的Silkscreen_Top 和 Display_Top 这 2 层；” Commen” 转换为 Geometry 下 Part Geometry 的 Silkscreen_Top 禾口 Display_Top这2层。此时将2个” Designator与"

28、;2个” Commen删除（如果没有，不关注它），并 在 Ref Des 的 Silkscreen_Top 层添加 ” REF ,在 Device Type 的 Silkscreen_Top 层添加 ” DEV ；重点说明：位号REEK、须是手动添加，软件转换的时候，这个属性丢失。i）File>Save as按照元器件命名规则生成* .dra文件并保存至allegro元件库目录下；j）File>Create Symbol生成* .psm文件并保存至* .dra的同一目录下。至此AD6元器件导入 PCB Editor的过程全部结束， 在PCB Editor里面可以对新生成的 库文件进

29、行调用。在 PCB Editor中通过* .pad文件组织* .dra文件，通过* .dra文件生成* .psm 等文件后才能对元器件进行调用，所以在元件的使用过程中要注意各个部分的对应关系避免 出现*.pad的错误调用等不匹配现象的发生。注意：库转换过程中，器件的原点不要去修改，如果修改，后面导入位置信息的时候， 器件就会不在原来的位置。U-Creative Tecluioiloigy LimitodBe part (tf someihing 6ig4、AD6的PCB设计文件到 PCB Editor中的转换有了前面两步转换原理图和 PCB封装库，我们可以进行 AD6到PCB Editor的P

30、CB转 换了。这个转化过程更确切的说是一个设计重现过程，我们将在PCB Editor中重现AD6的PCB的布局和布线。当然前面说过了可以从 AD6另存为Protel PCB 2.8 ASCII的格式的PCB，然后从ORCAD Layout 中 Import 这个 PCB, save成一个 *.max 文件，再从 PCB Editor 中 Import 生成的 *.max， 存成一个*.brd文件。但这种方法转换的PCB不能和原理图（CIS原理图）同步，所以意义不是很大。1传网表把转换好的原理图（添加了封装信息之后的原理图），生成PCB Editor格式的网表传递B Allefio Design

31、 Entry CISPih Design Edit View1 Accessorhs Repcrts Opti«泊席日色睹AjnioUta .Buck Imwt&tfl. d: pcbbcdbc.Vpidi Pr-operties.PCEPari llmg酣* Fib HeraichuHuies Check-,Q 口ResourceCrtils Hetlist.J£ C it 5? h.Cradi Dijfitrtfitial Pair. 4-® BCDtdCross Raftrcinjce.h.Q oBall dF Ut«iriali.* 口

32、Deiicu 1port hcpvtiti. L讣 ruyApqN Fr<p«rtiss.OflUnH到*.brd文件中。北京耀华创茁电子科技有限公司北京耀华创茁电子科技有限公司PCB软件。生成一这个过程主要是把我们的封装信息和网络信息以网表的形式传递给 个brd文件。2重现布局在AD6中输出Place & Pick文件，这个文件中包含了完整的器件位置，旋转角度和放置层的信息。输出格式用text格式，单位用imperial ；北京耀华创茁电子科技有限公司X Altius. Designer 6- 7 - D: pcbpr ot el&as 1. pcb Feee

33、 DocuAcrttz21Cki>isfil皂 | gditgi芒wFirojg；t上1 创亡宜NewkJJ Op«n. . .Ctrl+OInpUFt ,CloseCtrl+F4 Op«n Proj_a：cl. ” .Op«n Drsi cn Wflrkspucs .S&V4Ctrl+SS &v« Ax.=.Sav« Ci»pk As.Sav« AllS ave Pr dj *cl ikx:.S®v* Do-sicn WrkspiLfe Ab.Fibricftti on 0社tputskAx

34、.x«mbly Outputs4中呀X1"30* msKl .pct1si$n Jools 翻to RouR皀 gepcrts« J 4 J"ELjKsssmbly Dr awiris.S»ivit¥41輛s： pick «nd placv filvE北京耀华创茁电子科技有限公司U- Cre sitrvg I? e cluiolo gy Limite dBe pari cjsomething big输出生成的 Pick Place for xxx.txt文件，把有用的信息提取，生成一个cade nee的PCBEditor软件

35、认识的位置信息文件（如： place_txt.txt）;北京耀华创茁电子科技有限公司其中位号、X轴、Y轴、旋转角度、器件放置是 top层还是bottom层，都可以从 AD6 输出的文件 Pick Place for xxx.txt中提取，器件放在 top不需要添加信息，放 botoom层需要 添加“ m”这些操作都可以通过 UltraEdit来进行。封装名称由于 AD6和PCB Editor中命 名不同，我们可以通过批量替换的方式去替换，这个需要我们建立一张封装对应表格。在这里，我用一个批量替换的软件，可以来做这个批量替换的工作。节省我们修改封装 名称的时间。我们通过修改，生成为PCB Edi

36、tor能读入的Place_txt.txt文件（位置信息文件）。刚才从CIS导入网表后，生成的 brd文件中，导入这个 Place_txt.txt文件，我们就可以得到布局 了。这步导入的时候，必须保证库是正确。注意：这里需要保证我们的AD6中和PCB Editor中的库坐标原点是一致的。北京耀华创茁电子科技有限公司U-CreativeU-CreTecluiolo gy LimitedBe pari cjsomething big在PCB Editor中导入位置信息文件 Place_txt.txt。会把器件摆放到相对应的位置。北京耀华创芯电子科技有限公司导入后，器件会自动摆放到相应的和 AD6对应

37、的位置。至于板卡的外框，可以通过AD6 输出DXF格式，在PCB Editor中导入DXF，来直接引用，也可以重新画。保存为一个brd文件，如：max.brd 。导入AD6板卡的外框，通过 DXF文件在AD6软件中，我们打开 PCB，save as我们的PCB文件北京耀华创芯电子科技有限公司U-Cre ativ Te cluiolo gy LimitedBe pari cjsomething big保存为DXF文件。Export to AutoCAD丈件苦QP 鬲海5：|-IS?U ©: J ptslR F r'EIn h-:-.、-J臣面同上瓢応曽JuitiCAfl Fil

38、m iX 曲$;*.蝕Dtfp©OpdiortEAutoCAD VefonA13FcffnalDXFUilMI inpei诂I| Enpoii： padh a«d via ho legPads and visa hoi也 wl rwf be sportedCampa neritff® Esport *t btocfcs _) Export J5 pnmfavesT lacks ar>d Arci® E ipori with lounded ends('：E iqpDri Mlh quaie endsPhm(r¥K T口 Expor

39、t With Zero Line Wtdlh? ® NoneOajiO 孔ZedCan 口 I北京耀华创芯电子科技有限公司北京耀华创芯电子科技有限公司注意：存成 DXF格式，然后单位一定要是Imperial，如果是存成米为单位，在PCB Editor中，没有对应的尺寸，到时候不好转换。在PCB Editor中，我们导入 DXF文件之前，我们需要设计参数。新建一个brd文件，这个时候设置参数：主要是与AD6输出的时候单位一致。北京耀华创芯电子科技有限公司北京耀华创芯电子科技有限公司在 PCB Editor 中，file->import->dxf :注意尺寸是INCH，导入A

40、D6输出的DXF文件，编辑层对应。北京耀华创芯电子科技有限公司U- Ore ative T e clmolo gy Limit s ddepart (tfsomei/iing big北京耀华创芯电子科技有限公司北京耀华创芯电子科技有限公司北京耀华创芯电子科技有限公司选择我们需要的外框对应的层，与PCB Editor中的层去对应。对应到board geometry的outline。北京耀华创芯电子科技有限公司北京耀华创芯电子科技有限公司导入后，接着输出sub-drawing。在file->export->sub-drawing，然后，用鼠标框选我们需要的外框，输入原点坐标，比如输入：

41、x 0 0。也可以直接点击板卡的左下角，确定原点坐标，弹出一个对话框，存好sub-drawing文件。保存花匚 lipboard F11 oholmgLb我國订的丈档北京耀华创芯电子科技有限公司北京耀华创芯电子科技有限公司ZJ Change Diiectofy北京耀华创芯电子科技有限公司Qj-Crctivc悔杼在dll:%«审面我的改档阿上都居保存裝33婕J:FCB E=ixk.-ury Fil= (*. PaibDoc)PCB nwy Tilts C* FwbDx)PCB 3.0 Bindery Fila l>. pcb)FCB 4. O B：in<ury Fila (

42、. pcl>)iFCB 5. O Binary File fv.fcMoc)FCB ASCII Fil« C+ Pd4扁CExport Prot*1 Natli e<L (a. <L«t)Export Axiit.oCAIi Fil4= (*. dwg; *. <i«f) Enport JisrperLyrut C*. hjrpj 航?pZ F-CKD ASCII C* "3Esc 口口 fl Fm車戈用 1 FCB 富, 8oubJ1-11 Export Spfrcctra Dggi gp. Fi 1 *(屮：.d.uTijLn

43、jet rl i i lU-Creative Tecluiology Limitoddepart (tfsomei/iing big重新打开开始我们存好的max.brd文件。导入有外框的sub-drawing文件。File->import->sub-drawing ，导入刚才存的 standard.clp 文件。这时候，外框就导入到我们的brd文件中，把外框放置与AD6文件一致的位置。3重现布线布线信息的恢复，要使用 PCB Router(CCT)作为桥梁。首先，从 AD6中输出包含布线 信息的 PCB Router(CCT) DSN 文件。AD6 中 File->Save

44、as 存成一个 Specctra Design File (*.dsn)文件。Save ».ax 1. peb A-s .-对于这个DSN文件我们要注意以下 2点:a) AD6中的层命名与 Allegro中有所区别，要注意使用文本编辑器 (UltraEdit)作适当的 批量替换，例如AD6中顶层底层分别为 Toplayer和Bottomlayer ，而在Allegro中这两层曾 称为TOP和BOTTOM ;当然其他布线层也要和 brd中的层名称对应。 注意在*.dsn文件中查看过孔的定义，并添加到 Allegro的规则中。北京耀华创茁电子科技有限公司U-Cre Te cluiDlogy LimitedBe pari cjsomething big北京耀华创茁电子科