第九章：组合逻辑电路

1、 第九章：组合逻辑电路逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路输出只与当前各输入的输出只与当前各输入的状态有关而与原状态无状态有关而与原状态无关。关。输出即和当前各输入的输出即和当前各输入的状态有关又和原状态有状态有关又和原状态有关。关。 电路任一时刻的输出状态只决定于该时刻各输入状态的组电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。合，而与电路的原状态无关。 组合电路就是由门电路组合而成，电路中没有记忆单元，组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。没有反馈通路。一、组合电路的结构：一、组合电路的结构：= F0（I0

2、、I1, In - - 1）= F1（I0、I1, In - - 1）= F1（I0、I1, In - - 1）I0I1In-1Y0Y1Ym-1组合逻辑组合逻辑电路电路二、组合逻辑电路的特点：二、组合逻辑电路的特点：)( )(nntIFtY三、组合电路逻辑功能表示方法三、组合电路逻辑功能表示方法真值表，卡诺图，逻辑表达式，真值表，卡诺图，逻辑表达式，波形图，逻辑图波形图，逻辑图四、组合电路分类四、组合电路分类1. 1. 按逻辑功能不同：按逻辑功能不同：加法器加法器 比较器比较器 编码器编码器 译码器译码器 数据选择器和分配器数据选择器和分配器 只读存储器只读存储器2. 2. 按开关元件不同：按

3、开关元件不同：CMOS TTL3. 3. 按集成度不同：按集成度不同：SSI MSI LSI VLSI9.1 编码器编码器Y1I1Y2YmI2In代码代码输出输出信信息息输输入入编编 码码 器器 框框 图图编码：用二进制数表示文字、字符、数字等信息的过程编码：用二进制数表示文字、字符、数字等信息的过程3 3位二进制编码器位二进制编码器二二十进制编码器十进制编码器分类：分类：2 2n n n n10 410 4用用 n n 位二进制代码对位二进制代码对 N N = 2= 2n n 个信号进行编码的电路个信号进行编码的电路I0I1I6I7Y2Y1Y0I2I4I5I3三位二进制编码器I0I1I2I3

4、I4I5I6I7编码表编码表输输 入入输输 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0一、函数式：一、函数式：Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7 I I0 0 I I7 7 是一组互相排斥的输入变量，任何时是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。刻只能有一个端输入有效信号。二、逻辑图：二、逻辑图：用用或门或门实现实现用用与非门与非门实现实现二二-十进制十进制编码器编码器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3

5、Y2 Y1 Y0111I7 I6 I5 I4 I3I2 I1I0 &Y2 Y1 Y04567IIII23II01II编码表 I I0 0 I I9 9是一组互相排斥的输入变量，任何时刻只能是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。有一个端输入有效信号。IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIYABCD9753197531763276327654765498981、表达式：、表达式：译码是编码的逆过程，即将某个二进制译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。翻译成电路的某种状态。将将n种输入的组合译成种输入的组合译成2n种电路状态

6、。种电路状态。也叫也叫n-2n线译码器。线译码器。译码器的输入译码器的输入：一组二进制代码一组二进制代码译码器的输出译码器的输出：一组高低电平信号一组高低电平信号119.2 译码器译码器9.2.1二进制译码器二进制译码器 (Binary Decoder) 输入输入 n 位二位二进制代码进制代码如：如： 2 线线 4 线译码器线译码器3 线线 8 线译码器线译码器4 线线 16 线译码器线译码器A0Y0A1An-1Y1Ym-1二进制二进制译码器译码器输出输出 m 个个信号信号 m = 2n9.2 译码器译码器二二-十进制译码制十进制译码制译码器分为译码器分为： 通用译码器通用译码器和和数字显示译

7、码驱动器数字显示译码驱动器(a) 74HC139集成译码器集成译码器 9.2.1 2-4线译码器的逻辑电路线译码器的逻辑电路(分析）分析）9.2.1 2-4线译码器的逻辑电路线译码器的逻辑电路(分析）分析）011111010110101101100111000011111Y3Y2Y1Y0ABG输输 出出输输 入入功能表功能表ABGY 0BAGY 1BGAY 2GABY 31.1.双双2-42-4线译码器线译码器/ /分配器分配器 (74LS139)(74LS139)1A1Y01B1Y174LS13974LS1391Y21Y32Y02Y12Y22Y31B、1A、2B、2A为输入端，B为高位，A为

8、低位。低电平有效使能端，、G2G1译码器才能工作时，0G201G使能（允许）数据输入数据输入使能（允许）2.3-82.3-8线译码器线译码器/ /分配器分配器 (74LS138)(74LS138)Y0Y174LS1374LS138 8Y2Y3Y4Y5Y6Y71GG2AG2BABC使能（高有效）使能（低有效）数据输入（选择）ABCBGAGGY2210ABCBGAGGY2211ABCBGAGGY2212ABCBGAGGY2217C、B、A：代码输入端，C为高位，A为低位。Y7Y0：信号输出端，低电平有效。B2GAG2G1:使能（允许）端3 线线 - 8 线译码器逻辑图线译码器逻辑图000 输出低电

9、平有效输出低电平有效工作原理：工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0CCBBAA111111CBA0011111011101010111111011111011111001111101110111111110110110111111110111111174LS138真值表3. 二进制译码器的级联二进制译码器的级联两片两片3 线线 8 线线4 线线-16 线线Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 G2A G2B G1 高位高位Y7 A B C

10、A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 G2A G2B G1 低位低位Y7 10工作工作禁止禁止有输出有输出无输出无输出 1禁止禁止工作工作无输出无输出有输出有输出0 78 15G三片三片 3 线线- 8 线线5 线线 - 24 线线34 AA（1）（）（2）（）（3）输输 出出工工 禁禁 禁禁70 YY禁禁 工工 禁禁158 YY禁禁 禁禁 工工2316 YY0 00 11 01 1禁禁 禁禁 禁禁全为全为 174LS138 (1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y0Y7 Y774LS138 (3)Y

11、0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y16Y7 Y2374LS138 (2)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y8Y7 Y15A0A1A2A3A419.2.2 二二-十进制译码器十进制译码器二二-十进制译码器输入为一组十进制译码器输入为一组BCD代码，输出则是一组高、低电平信号。代码，输出则是一组高、低电平信号。74HC42是二是二-十进制译码器。十进制译码器。74HC42是是CMOS二二-十进制译码器。十进制译码器。74HC42真值表数码显示器件分类数码显示器件分类按材料：按材料：半导体、荧光、气

12、体放电、液晶数码管半导体、荧光、气体放电、液晶数码管 按形状：按形状：字形式、分段式、点阵式字形式、分段式、点阵式 9.2.3 数字显示译码器数字显示译码器编码编码显显 示示译码器译码器显示显示器件器件显示原理：显示原理：共阳极共阳极每字段是一只每字段是一只发光二极管发光二极管aebcfgdabcdefgR+ 5 VYaA3A2A1A0+VCC+VCC显示显示译码器译码器共阳共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低电平低电平驱动驱动011100011

13、111000000000010010000100七段数字显示器：七段数字显示器：共阳极共阳极LED显示译码器真值表显示译码器真值表输 入输 出A3 A2 A1 A0a b c d e f g显示字形0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 0 0 0 1 0 01 1 0 0 0 0 00 0 0 1 1 1 10 0 0 0 0 0 00 0 0 1 1 0 0驱

14、动共阳极数码管的电路驱动共阳极数码管的电路A3A2A1A0YaYbYcYdYeYfYg 输出输出低电平低电平有效有效&1&111&1共阴极共阴极abcdefgR+5 VYaA3A2A1A0+VCC显示显示译码器译码器共阴共阴YbYcYdYeYfYg 高电平高电平驱动驱动00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd共阴极共阴极LED显示译码器真值表显示译码器真值表输 入输 出A3 A2

15、 A1 A0a b c d e f g显 示 字 形0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 1驱动共阴极数码管的电路驱动共阴极数码管的电路 输出输出高电平高电平有效有效YaYbYcYdYeYfYgA3A2A1A0111111111111111

16、11111111集成显示译码器： 七段显示译码器74LS48是一种与共阴极数字显示器配合使用的集成译码器。aebcfgd7448的逻辑功能：的逻辑功能：（1）正常译码显示。）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数时，对输入为十进制数l15的二进制码（的二进制码（00011111）进行译码，产生对应的七段显示码。）进行译码，产生对应的七段显示码。（2）灭零。）灭零。当当LT=1，而输入为，而输入为0的二进制码的二进制码0000时，只有当时，只有当RBI =1时，才产生时，才产生0的七段显示码的七段显示码,如果此时输入如果此时输入RBI =0 ，则译码器的则译码器的ag输出全

17、输出全0，使显示器全灭；所以，使显示器全灭；所以RBI称为灭零输入端称为灭零输入端。（3）试灯。）试灯。当当LT=0时，无论输入怎样，时，无论输入怎样，ag输出全输出全1，数码管七段，数码管七段全亮。由此可以检测显示器七个发光段的好坏。全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入称为试灯输入端。端。（4）特殊控制端）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。可以作输入端，也可以作输出端。 作输入使用时，如果作输入使用时，如果BI=0时，不管其他输入端为何值，时，不管其他输入端为何值，ag均输均输出出0，显示器全灭。因此，显示器全灭。因此BI称为称为灭灯输

18、入端灭灯输入端。 作输出端使用时，受控于作输出端使用时，受控于RBI。当。当RBI=0，输入为，输入为0的二进制码的二进制码0000时，时，RBO=0，用以指示该片正处于灭零状态。所以，用以指示该片正处于灭零状态。所以，RBO 又称为又称为灭零输出端。灭零输出端。9.3多路转接器与多路分配器9.3.1多路转接器1990LTRBILTRBILTRBILTRBILTRBILTRBIRBORBORBORBORBORBO1111100 0 0 01 0 0 11 0 0 10 0 0 10 0 0 00 0 0 03. 1. 1 组合电路的分析组合电路的分析一、分析步骤一、分析步骤: :逻辑图逻辑图逻

19、辑表达式逻辑表达式化简化简真值表真值表说明功能说明功能分析目的：分析目的： 确定当输入变量取不同值时其输出状态，从而得到该电路的逻辑功能。ABS&1CZ1Z2Z3A B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000例例 1 判断输入信号极性是否相同的电路判断输入信号极性是否相同的电路 符合电路符合电路YABC&1 例例2 2ABS&1CZ1Z2Z3&ABCDY 例例 3 3 A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1

20、 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11111111100000000检奇电路检奇电路试分析下面两个电路的逻辑功能：试分析下面两个电路的逻辑功能：=1=1=111A0A1A2A3Y0Y1Y2Y3&作业作业求补电路求补电路3. 1. 1 组合电路的设计方法组合电路的设计方法一、一、 设计步骤：设计步骤：逻辑抽象逻辑抽象列真值表列真值表写表达式写表达式化简或变换化简或变换画逻辑图画逻辑图逻辑抽象：逻辑抽象：1. 根据因果关系确定输入、输出变量。2. 状态赋值 用 0 和 1 表示信号的不同状态。

21、3. 根据功能要求列出真值表。 根据所用元器件(分立元件 或 集成芯片)及门电路的情况将函数式进行化简或变换。化简或变换：化简或变换： 例例 3. 1. 2 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。致。（用与非门实现）ABYC&ABBC1&AC& 例例 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。灯只有一个亮，否则视为故障状态，发出报

22、警信号，提醒有关人员修理。&1&111RGYZ【例例】 用门电路设计一个将用门电路设计一个将8421 BCD8421 BCD码转换为余码转换为余3 3码的变换电路。码的变换电路。 8421 BCD8421 BCD码转换为余码转换为余3 3码的电路码的电路 1&11&11E3E2E1E0ABCD1、 裁判判定电路：举重比赛，设有一名主裁判和两名副裁判，当主裁判和裁判判定电路：举重比赛，设有一名主裁判和两名副裁判，当主裁判和至少一名副裁判判定合格，运动员的动作方为成功。至少一名副裁判判定合格，运动员的动作方为成功。2、设计一个将余、设计一个将余3码变换成码变换成84

23、21BCD码的组合逻码的组合逻辑电路。辑电路。作业作业3.2.1 3.2.1 加法器加法器iiiiiBABAS iiiBAC BA 一、半加器：一、半加器：（Half Adder）1.1.半加半加：两个：两个 1 1 位二进制数相加不考虑低位进位。位二进制数相加不考虑低位进位。2.2.表达式：表达式：3.3.逻辑图及符号：逻辑图及符号：4.集成芯片：集成芯片：COSiAiBiCi二二. . 全加器：全加器：（Full Adder）1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 11- - - iiiiiiiCBCABAC1.1.全加：全加：两个两个 1 1 位二进制数相

24、加，考虑低位进位。位二进制数相加，考虑低位进位。2.2.表达式：表达式：3.3.逻辑图及符号：逻辑图及符号：(a) (a) 用用与门与门、或门或门和和非门非门实现实现(b) (b) 用用与或非门与或非门和和非门非门实现实现COC ISiAiBiCi-1Ci国标符号国标符号&1111AiSiCiBiCi-11用用与门与门、或门或门和和非门非门实现实现用用与或非门与或非门和和非门非门实现实现&1&1111CiSiAiBiCi-1用卡诺图求出非，然后再取非。用卡诺图求出非，然后再取非。1 2 3 4 5 6 714 13 12 11 10 9 8VDD 2Ai2Bi 2Ci-

25、1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1COn+1 4. 4. 集成全加器：集成全加器：TTL：74LS183CMOS： C661思考：思考：如何用这个芯片组成两位的加法器如何用这个芯片组成两位的加法器三、加法器三、加法器（Adder）实现多位二进制数相加的电路实现多位二进制数相加的电路串行进位加法器串行进位加法器并行进位加法器并行进位加法器加法器加法器电路简单，连接方便速度低电路简单，连接方便速度低

26、 电路比较复杂，但速度较快电路比较复杂，但速度较快1. 4 1. 4 位串行进位加法器位串行进位加法器 01230123BBBBBAAAAA C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI2. 2. 超前进位加法器超前进位加法器 作加法运算时，总进位信号由输入二进制数直接产生。作加法运算时，总进位信号由输入二进制数直接产生。超前进位电路超前进位电路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICI74LS1823. 3. 集成加法器芯片：集成加法器芯片：TTL： 74LS283C

27、MOS： CC4008P155 图3.2.7三、全加器的应用三、全加器的应用 例例 1 试用全加器构成二进制减法器。(AB0)如果AB均为正数，而且： A原 - B原 C原那么： 当 AB时：A原 + B补 C原原理：4B3B2B1B0C4S3S2S1S0Ci 1“1”A3A2A1A01111图图 4 18 全加器实现二进制减法电路全加器实现二进制减法电路 例例 2 2 试用全加器完成二进制的乘法功能。 解解 以两个二进制数相乘为例。乘法算式如下： ABABA0B0B1A1P0P1P2P3C2C1Ci1Ci1&利用全加器实现二进制的乘法 例例3 3： 试采用四位全加器完成8421BCD码到余3代码的转换。 由于 8421BCD码加0011 即为余 3 代码，所以其转换电路就是一个加法电路，如图 4 -22 所示。 原理：A3A2A1A0B3B2B1B0S3S2S1S08421 BCD“1”C4余 3 代码C0四 位全加器转换电路 3.2.2 3.2.2 数值比较器数值比较器一、一、1 位数值比较器：位数值比较器：Li( A B )Gi( A = B