模拟cmos集成电路-位数值比较器

1、 模拟cmos集成电路课程设计 题目：二位数值比较器专业：电子科学与技术班级：学号：姓名：指导老师：完成时间：2014年 月 日目录一. 设计目标二. 一位数值比较器的设计三. 二位数值比较器的设计四. 原理图的绘制及电路的仿真五. 实验电路的版图设计六. 实验心得一 设计目标本次课程设计把重点放在电路的设计、制作和仿真，以及版图的设计。熟悉在unix系统下cadence软件的使用，掌握电路原理图的输入和编辑及电路的仿真。 在数字系统中，特别是在计算机中都需具有运算功能，一种简单的运算就是比较两个数a和b的大小。用以对两数a、b的大小或是否相等进行比较的逻辑电路称为数值比较器。比较结果有a&g

2、t;b、a<b以及a=b三种情况。二一位数值比较器的设计1.一位数值比较器 设输入的两个二进制数位a、b，输出比较的结果为y(a>b）、 y(a<b）、 y(a=b）三种情况。输出时为1，否则为0。2 真值表如下：输入 输出a b y(a>b） y(a=b）y(a<b）0 0 0 1 00 1 0 0 11 0 1 0 01 1 0 1 03.根真值表可写出逻辑函数表达式为4 逻辑图如下所示：三. 二位数值比较器的设计1.二位数值比较器二位数值比较器是在一位数值比较器上，加上3个与门和2个或门构成的。为了减少符号的种类，不再使用字母l，而以（ai>bi）、（

3、ai<bi）、（ai=bi）直接表示逻辑函数。可以由真值表对两位比较器作如下简要概述。当高位（a1、b1）不相等时，无需比较低位（a0、b0），两个数的比较结果就是高位比较的结果。当高位相等时，两数的比较结果由低位比较的结果决定。电路利用了1位数值比较器的输出作为中间结果。它所依据的原理是，如果两位数a1a0和b1b0的高位不相等，则高位比较结果就是两数比较结果，与低位无关。这时，由于中间函数（a1=b1）=0，使与门g1、g2、g3均封锁，而或门都打开，低位比较结果不能影响或门，高位比较结果则从或门直接输出。如果高位相等，即（a1=b1）=1,使与门g1、g2、g3均打开，同时由（a1

4、>b1）=0和（a1<b1）=0作用，或门也打开，低位的比较结果直接送达输出端，即低位的比较结果决定两数谁大、谁小或者相等。2. 二位数值比较器的真值表001010 1 0 0a0 > b0a0 < b0a0 = b0a1 = b1a1 = b1a1 = b101 0×a1 < b100 1×a1 > b1fa=bfa<b fa>ba0 b0a1 b1输 出输 入3. 根据真值表可写出逻辑函数表达式为fa>b = (a1>b1) + ( a1=b1)(a0>b0)fa<b = (a1<b1) +

5、( a1=b1)(a0<b0)fa=b=(a1=b1)(a0=b0)4. 两位数值比较器的逻辑图：四. 原理图的绘制及电路的仿真1.调用cadence软件 进入unix系统后，输入icfb 命令调用cadence软件。此时会弹出ciw 窗口（命令解释窗口），如下图所示：2. 创建模型库与单元视图 进入cadence后，点击ciw 窗口的filenewlibrary，将库文件的路径设置在cadence目录下，name栏输入库文件名为cmoscp。点击filenewcellview，生成单元视图libray name选取为cmoscp，cell name命名为text1，设置view nam

6、e为shcemetic，设置tool 为composer schematic。3. 画原理图非门电路图与门电路图或门电路图或非门电路图二位数值比较器电路图画原理图的几个常用的快捷键： i add instance w add wire p add pin q edit properties f fit window c copy u undo（在ciw 窗口点击option>user preferences >undo limit 可修改撤消次数。） m stretch 的快捷键 del delete 的快捷键4. 设置分析环境在原理图编辑窗口下，仿真之前必须先对分析环境进行设置。

7、点击toolsanalogenvironment，首先我们要设置模型库文件的路径，点击setup>model librarie将库路径设为/mnt/hgfs/d/lib/csmoc/csmcof/models/s05mixddst02v23.scs,将section 设为tt,如下图所示：5.选择分析类型 点击analyses>choose，可以选择分析类型，这里我们选择tran（暂态）分析，参数设置如下图所示，我们同样也可以选择dc（直流）、ac（交流）、noise（噪声）等作为我们的分析对象。6.选择输出信号保存点击outputssave all，可选择输出，输出信号选择all

8、pub，器件电流选择all。这样我们可以有选择性的得到我们需要最后看到的信号。7. 仿真点击simulationnetlist and run 可进行仿真，点击后会弹出welcome to spectre窗口，点击ok就开始仿真了,如果提示有错误，就需要修改原理图。8.仿真结果功耗五. 实验电路的版图设计1.版图的绘制在icfb-log:/home/004/cds.log对话框中，filenewcellview在 cellname：“d-tspc”view name:schematictool:composervirtuoso，即弹出virtuoso layout editing : luwe

9、i d-tspc layout对话框； 根据电路图绘制版图。2. drc验证打开要验证单元的版图界面，点击file下的dracula drc，弹出在菜单栏上，在drc菜单下的setup中，给出错误文件的路径，即可将错误报告与virtuoso的图形界面结合起来，根据错误层的提示，在图中直接修改即可。根据错误报告的提示，修改版图的步骤为： （1）将错误文件导入virtuoso界面。 （2）找到错误层，根据错误提示进行修改。 （3）更新编译规则文件，进行drc验证，重复上述（1），（2）操作，直至版图完全通过drc验证。六. 实验心得由于平时candence实验没怎么认

10、真做，所以开始那一天，做的很辛苦，很多东西都不懂，上午基本就学会了建工程和文件，然后画原理图，画的原理图也经常编译时出错，原理图画了又画，当时就觉得很烦；下午，开始仿真，由于对仿真也不熟悉，就不断的问同学，但效果还是不怎么好，自己理解到才能真正做好；晚上继续做，发现了下午没仿真出来的原因，原来是或门电路图画错，于是重新修改，时间关系，没做完；继续前一天的图，终于成功仿真出波形。通过这次课程设计，使我深刻地认识到学好专业知识的重要性，也理解了理论联系实际的含义，并且检验了大学课程的学习成果，虽然在这次设计中对于知识的运用和衔接还不够熟练，但是我将在以后的工作和学习中继续努力不断完善，这四天的设计的对过去所学知识的系统提高和扩充过程，为今后的发展打下了良好的基础。课程设计刚开始，拿着选定的题目不知如何入手。毕竟课程设计不同于实验课。静下心来，仔细分析题目，回想了以前做实验的基本步骤，再加上指导老师的说明与提示，心中才有了谱。 本次课程实习我虽然用了很多天的时间，但整个过程我都认真的完成了。这次版图设计也让我受益匪浅，首先我对于数值比较器的工作原理有进一步理解。同时在版图设计中，对于0.6um设计规则更加熟悉，对于设计版图的一些技巧