孔江旭微电子封装(1)

1、纳米量级贵逻辑器件中倒装芯片的封装纳米量级硅逻辑器件中倒装芯片的封装导语:多年来，半导体晶体管一直走在发展的道路上。在半导体技术日趋成熟的今天，晶体管的尺寸已经能够达到100nm以下的纳米级别。 姓名：班级：院校：目录一.前言3二.内容摘要42.1中文摘要：42.2英文摘要：52.3关键字：5三.台式个人电脑微处理器芯片封装的发展和展望73.1台式个人电脑微处理器芯片封装的发展73.2台式个人电脑微处理器芯片封装的展望7四.倒装芯片的封装84.1电子系统封装简述84.2管芯封装互连84.3封装内部互连10五.封装·母版互连11一. 前言早期的半导体产业中，微电子封装主要是为集成电路提

2、供机械支撑和环境保护作用，这样的话，集成电路器件就能连接到相对大的电子系统主板上了。其实在过去的几十年里，微电子封装的功能就已经扩展至逻辑器件的电性能管理和热性能管理中了，并且它还能让电子系统小型化。当然，任何的改革都不是万事顺利的，其中抑制封装的成本和满足环境规定等就成了关键的约束条件。在过去几年里面电子封装技术进步越来越快，为了能够有效的描述微电子封装技术的可发展性和在未来会遇到的困难与挑战，我们首先以电脑和服务器中的计算系统中的集成电路为例，阐述一下这些高性能微处理器的发展史，然后再对倒装芯片封装技术进行详细说明。二. 内容摘要2.1 中文摘要：来，半导体晶体管一直走在发展的道路上。在半

3、导体技术日趋成熟的今天，晶体管的尺寸已经能够达到100nm以下的纳米级别。第一种90nm晶体管的逻辑器件产品在 03年出现并且大量生产，紧接着四年后就推出了尺寸为45nm的逻辑器材产品，这个产品中的晶体管更是采用了革命性的高介常数金属栅极技术。这些器件能够显著的降低高性能逻辑产品的功耗，并且他们又能在快速增长的微移动市场中创造出新的应用，所以这些器件也对封装提出了更高的要求。 早期的半导体产业中，微电子封装主要是为集成电路提供机械支撑和环境保护作用，这样的话，集成电路器件就能连接到相对大的电子系统主板上了。其实在过去的几十年里，微电子封装的功能就已经扩展至逻辑器件的电性能管理和热性能管理中了，

4、并且它还能让电子系统小型化。当然，任何的改革都不是万事顺利的，其中抑制封装的成本和满足环境规定等就成了关键的约束条件。在过去几年里面电子封装技术进步越来越快，为了能够有效的描述微电子封装技术的可发展性和在未来会遇到的困难与挑战，我们首先以电脑和服务器中的计算系统中的集成电路为例，阐述一下这些高性能微处理器的发展史，然后再对倒装芯片封装技术进行详细说明。2.2 英文摘要：Over the years, semiconductor transistor walked on the way of development. In today's semiconductor technology

5、 matures, the size of the transistor has been able to reach below 100 nm nano level. The first 90 nm transistor logic devices products in 03 years appeared and mass production, followed by the four years after the launch of the size to 45 nm logic equipment products, the product of the transistor is

6、 the revolutionary Gao Jie constant metal grid technology. These devices can significantly reduce the power consumption of the high-performance logic product, and then they can during the rapid growth of the mobile in the market to create a new application, so these devices also puts forward higher

7、requirements on packaging.Early in the semiconductor industry, microelectronics packaging mainly provide mechanical support for integrated circuit and environmental protection, in this case, the integrated circuit device can connect to the relatively large electronic systems on the main board. In fa

8、ct, in the past few decades, the function of the microelectronics packaging has been extended to the logical device in the electrical and thermal performance management, and it can also make the electronic system miniaturization. Any reform is not, of course, everything goes well, including inhibiti

9、on of the cost of packaging and to meet environmental regulations is the key constraints. In the past few years electronic packaging technology progress faster and faster, in order to be able to effectively describe the microelectronics packaging technology development and in the future will encount

10、er difficulties and challenges, we first to calculate integrated circuit of the system of computers and servers, for example, describe the development of high performance microprocessor, then flip chip packages is analyzed in detail.2.3 关键字：半导体晶体管 纳米 高介常数金属栅极技术 集成电路器件 高性能微处理器参考文献：倒装芯片封装技术概论 组装芯片概论芯片

11、封装基础三. 台式个人电脑微处理器芯片封装的发展和展望3.1 台式个人电脑微处理器芯片封装的发展在20世纪80年代初，80800处理芯片就采用了陶瓷双列直插式封装技术，而在这种技术中，金属丝焊把硅芯片连接到陶瓷封装外壳的引脚上。而陶瓷的封装面积是只有800mm,它只有40个引脚，布置在它的两个长边上。因为8088处理器的运用频率只有5MHz，并且功率仅仅只有13W，所以仅用不到10%的引脚便足够向芯片供电了。剩下的引脚则是用于微处理信号的输入和输出。这种封装最重要的功能是提供空间变换和环境保护。 到20世纪90年代初，高性能奔腾处理采用了陶瓷引脚网格阵列封装，封装含有387根引脚，一大块铜钨合

12、金散热片和两块芯片，这两块芯片分别是CUP芯片和一个独立的静态随机存储器芯片。这种封装中，超过40%的引脚用于芯片提供功率，显然封装的功率提供能力越来越重要。到20世纪90年代中期，陶瓷封装的成本和导体电阻促进了封装技术的重大改变。台式个人电脑的CUP封装改用塑料引脚网格阵列封装技术，这种封装不同于陶瓷引脚网格阵列封装。后者是把钨导体封装在陶瓷基板上，而它是把铜导体封装在有机基板上。长导线的自感和与长的片上互连的电阻降低了这种封装的功率传递能力。另外，在裸片边缘放置电源焊盘和信号焊盘限制了芯片的尺寸缩小能力。在20世纪90年代末期，这些限制促进了其他一些重大技术的发展。至1999年，先进处理器

13、，如奔腾，已经转向采用有机倒装芯片球栅阵列的封装技术，不久后又采用了倒装芯片引脚栅格阵列封装技术。由于在含有焊盘栅格阵列的产品中存在易碎的封装引脚，2004年人们引入了倒装芯片焊盘栅格阵列封装技术，以便消除这些易碎封装引脚。3.2 台式个人电脑微处理器芯片封装的展望互连的改变，功耗的功率密度不均匀性的增加，已经促使功率传递和热管理技术显著进步。自然而然，超移动系统需要小型化的器件，这些系统中的关键器件，比如逻辑器件，存储器和无限器件，已经向小型化方向发展，以便在封装中提供更多的计算，通信和存储容量。在整个发展过程中，封装水平尺寸一直在缩小。另外，人们已经在3D封装方面取得了很大的进展，通过利用

14、封装的垂直空间能有效的提高集成电路的容量密度。材料技术在封装技术中扮演了很重要的角色。对封装的性能要求，如热管理能力，功率传递能力，信号完整性，结构的完整性。环境和制造上的考虑，推动了材料技术的发展。材料技术的进步也受到了环境规章的影响。近几年，通过对有害材料的限制，人们已经对电子封装进行了改进设计，使之变得环保。这种新型环保封装的重要特征是它使用了无铅的封装材料和无卤族元素的基板技术，淘汰了溴化阻燃剂。通过不再在高性能微处理器封装3,7中使用铅，电子封装行业正在积极的回应各项环保规章，并制定策略以便贯彻无卤封装。四. 倒装芯片的封装4.1 电子系统封装简述电子系统封装的一个主要功能是提供经济

15、的空间转换。封装把集成芯片上的高密度引脚转换至较大的封装体上低密度引脚。封装上的引脚的密度越低，所允许系统主板的特征尺寸越大，就更能控制成本。这样一来，封装成为了集成芯片与其他器件互连的一部分。与封装有关的不同互连区域有三个。一部分互连可以实现从管芯级到封装级的转移，这部分互连称作第一层级互连。另一部分互连可以实现从封装层到母板等下一层的转移，这部分互连被称为第二层级互连。基于电学和制造的考虑，封装路由可能把一组FLI端点和一组2LI端点结合在一起，所以，2LI的端点数不需要与FLI端点数目一致，封装内部的创造空间变换的互联称为路由。历史证明，每一代成功的产品中，对FLI和2LI接触端点数目的

16、需求都在增加，这是因为芯片中集成了更多的功能，芯片之间的数据带宽更高，要求芯片的电源电压的变化更小。互连数量的不断增加导致整个封装领域中特征尺寸持续缩小。伴随着半导体工艺技术的不断进步，这种趋势也有更大的发展空间。4.2 管芯封装互连倒装芯片封装的管芯封装互连通常可称作为可控塌陷芯片连接或C4的工艺制造。在最初的C4工艺中，管芯上的焊料凸点成列地布置在陶瓷封装中同位金属焊盘的顶部，然后通过回流焊形成高度受控的接点。这种芯片连接工艺的一个变体被广泛地运用于有机封装中，且能把管芯上的非熔化凸点连接到封装基板上可回流的焊料凸点上。最初，有机封装的管芯凸点用的是高熔点的铅锡焊，熔点为183。出于环保的

17、考虑，人们开始采用无铅材料，如在管芯上使用铜凸点和在基板上使用锡银铜焊料。无论是哪一代，先进的微处理器都要依靠晶体管缩小来提高自身的性能。伴随晶体管缩小而来的是管芯后端上互连的缩小，互连的缩小使互连传播延迟成为时钟周期的重要部分，从而影响了芯片性能。20世纪90年代，管芯后端上互连的材料从铝变成铜，这减小了互连的电阻，从而迈出了减小互连传播延迟的第一步。今天，互连延迟又进一步减小了。使用低K值的介电材料能降低介电层的电容，从而能降低互连传播延迟。低k值的ILD材料通常是通过增加孔隙度来制造的，其结果之一是ILD材料变得更加易碎。随着孔隙度的增加，这些薄层的弹性模量和断裂韧度急速下降。管芯装配到

18、封装中后，因为ILD材料的粘着性和内聚强度低，倒装芯片凸点下面的ILD会出现裂纹。这种失效的根本原因主要有两方面：管芯热膨胀系数和封装基板热膨胀系数的不匹配会导致在ILD上产生应力。相对于陶瓷封装，有机封装中热膨胀系数不匹配要严重许多。管芯到外壳的互连，即导致芯片焊点，把热膨胀系数不匹配导致的应力直接传递给ILD。减小封装应力的一种方法是提高FLI焊料的柔性，以便来通过焊料变形吸收更多的应力，从而保护了低k值的介电层。另一种方法是使用几何柔性互连来减小ILD层的应力。对这种互连而言，互连接点的机械柔性是通过接点结构设计来实现的。这种互连结构可以由标准光刻法和电镀技术来制造，因此具有良好的可制造

19、性，而且它可以按比例减小为超高密度互连。这种技术所面临的挑战是如何在电气性能与柔性之间取得平衡，以及如何降低互连接点的几何结构所带来的疲劳风险。封装的一个主要挑战是开发封装技术和装配工艺。这些封装技术和装配工艺要能把片上互连中产生的应力最小化。为成功实现低k值的ILD,要解决在材料、设计和工艺开发的集成过程中面临的困难。封装材料被要求要有良好的综合性能，即可靠的机械性能、可控的力学系数、高刚性和低吸湿性的良好结合。在复合材料中添加一些纳米颗粒，能显著提高复合材料的部分性能参数。而这些性能提高可以在只对材料的制造方面有极小的影响的情况下实现。这里主要的困难是开发和集成这些材料并且同时要达到性能要

20、求，这需要大量的研究。设计和改变纳米颗粒与基体的界面，把纳米颗粒按期望分布在聚合物基体上并探索出纳米的复合材料的混合规律可以使这些复合材料性能更优良。因为纳米颗粒与基体的界面基本控制了纳米复合材料的性能，所以需要新型和适当的化学处理来优化纳米颗粒与基体的界面，以此来最终实现具有特定材料的性能组合的复合材料。最后，仅少数几个纳米复合材料系统存在经验混合规律，但是需要探索出适用于所有的纳米复合材料的全局性、预测性的混合规律指导。4.3 封装内部互连为了把信号从FLI端点引到2LI端点通常需要提高布线密度来使信号线避开芯片附近的拥挤区域。首先我们简单地描述一下有机倒装芯片封装基板的结构。基板通常含有

21、多层材料，中心层是板芯层，板芯层的作用是为封装提供刚性结构支撑。版芯层由玻璃纤维强化聚合物层和铜导电层组成。聚合物层上有机械钻电镀通孔（PTH）。导电铜层则通过减成法光刻工艺制造，该减成法光刻工艺类似印制电路板技术中广泛应用的光刻工艺。板芯层的典型厚度大约800m，电镀通孔的直径大约为250m。在板芯层的两侧依次对称地设有表面积层。制备表面积层时，通常先添加一层厚约30m的绝缘薄层，并用激光或其他办法在绝缘薄层上生成微通孔，微通孔的直径通常小于100m。随后，在绝缘薄层上形成大约15m厚的铜线路，以构成互连层，并经过通孔连接到下面的导电铜层。目前，生成表面积层导体的主导工艺是半添加法。与传统的

22、减法工艺相比，半添加法能在封装中形成更细的线宽和间距。表面积层对地依次叠加在板芯层两侧，直到达到所要求的层数。然后，在最外面施加一层阻焊剂保护层。接下来是完成镀金处理，如在基板前段C4焊盘和基板后端的2LI焊盘上施加一层无电沉镍金层或镍金层。最后，在C4焊盘上生成焊料凸点，这就形成了倒装芯片焊盘栅格阵列封装的有机基板。如果在芯片装配之前，把针脚焊接在2LI焊盘上，就构成倒装芯片引脚栅格阵列封装的基板。如果在芯片装配之后，把焊料球施加在2LI焊盘上，就构成了倒装芯片球栅阵列封装的基板。通常，与布线线宽和间距相比，C4焊盘的尺寸相对较大。采用较大的C4焊盘直径，原因是多方面的。采用较大的C4焊盘能

23、增加C4接点大小，这反过来提高了C4接点对裂纹的抵抗能力。C4焊盘较大也能降低通过C4接点的电流密度，并通过降低电迁移而提高了C4接点的容许载流能力。C4焊盘较大能增加焊料的体积。在C4接点的形成过程中，焊料体积增加能提高C4接点的垂直高度，并有助于提高C4接点装配工艺的产量。凸点间距的缩减一直促进着人们开发出更细的布线线宽和间距且这种趋势有望继续下去。基板上的特征变得更细，给基板的封装带来了许多挑战。这些挑战包括：在光刻工艺中保持抗蚀剂层和导体材料层之间的可靠粘附，保持一个清洁的工艺环境以最小化异物入侵导致的产量和可靠性问题。从另一个角度看，通过大胆地减小微通孔和C4焊盘的尺寸，能降低对细布

24、线线宽和间距的要求。这就要求基板技术、装配材料和工艺技术的革新，以此来生产具备机械鲁棒性的通孔和高载流容量的C4接点。在一定程度上，新的设计技术也能降低对线宽和间距的要求。一个实例是，按高密度布线的要求优化凸点的布置，而不是凸点布置在固定的网格上。另一个方法是减少焊盘间线路的数量。这种方法可能需要额外的封装层，并因此需要更高的成本，以便来实现迂回路由线。但是这也降低了对布线线宽和间距缩小的要求。另一要注意的特性是电镀通孔的尺寸。在直径为4000m的焊盘上，电镀通孔的典型直径是250m。由于路由线（目前，路由线的线宽约为15m）和电镀通孔之间尺寸的显著差异会引起阻抗变化，因此电镀通孔的尺寸较大就会阻碍信号的高速传递。另外，这些电镀通孔可能会限制封装内部互连的持续缩小。在将来可能需要减小电镀通孔尺寸或消除电镀通孔来支持路由线的持续缩小和信号的高速传送。五. 封装·母版互连倒装芯片