数字电子钟课程设计报告

1、数字电子钟课程设计报告题目：设计数字电子钟专业：电子信息工程姓名：陈勇指导老师：李良光老师时间：2005- 12-192006-1-1 设计技术参数1时制式为24小时制。2采用led数码管显示时、分，秒采用数字显示。3具有方便的时间调校功能。4计时稳定度优于10-4 ，可精确校正计时精度。5交流220v供电，但停电24小内要维持正常计时（停电可不显示时间）。6其它附加功能（显示星期、报时、停电查看时间）。设计原理及其框图1 数字钟的构成附图 szz-1数字钟的构成框图数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外

2、应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒、星期”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器

3、”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。每累计24小时，发出一个“星期脉冲”信号，该信号将被送到“星期计数器”，“星期计数器” 采用7进制计时器，可实现对一周7天的累计。译码显示电路将“时”、“分”、“秒”、“星期”计数器的输出状态送到七段显示译码器译码，通过七位led七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”、“星期”显示数字进行校对调整的。附图 szz-1所示为数字钟的一般构成框图。1） 晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信

4、号，此外还有一校正电容可以对温度进行补偿，以提高频率准确度和稳定度，使稳定度优于10-4，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。2） 分频器电路分频器电路将32768hz的高频方波信号经32768（）次分频后得到1hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。3） 时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器及星期计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器，星期计数器为7进制计数器。4） 译码驱动电路译码

5、驱动电路将计数器输出的8421bcd码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。5） 数码管数码管通常有发光二极管（led）数码管和液晶（lcd）数码管，本设计提供的为led数码管。6） 直流稳压电源在电子电路中，通常都需要电压稳定的直流电源供电。它是由电源变压器、整流、滤波和稳压电路等四部分组成。本设计采用的直流稳压电源，输入为220v的交流电，输出为5v左右的稳定电压。2数字钟的工作原理1） 晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。附图szz-2所示电路通过cmos非门构成的输出为方波的数字式晶体振荡电路，这个电路中，cm

6、os非门u1与晶体、电容和电阻构成晶体振荡器电路，u2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻r1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容c1、c2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确晶体xtal的频率选为32768hz。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。其中c1的值取520 pf，c2为30pf。c1作为校正电容可以对温度进

7、行补偿，以提高频率准确度和稳定度。由于cmos电路的输入阻抗极高，因此反馈电阻r1可选为1m10m。本设计中取10m。较高的反馈电阻有利于提高振荡频率的稳定性。附图szz-2晶体振荡器电路2） 分频器电路因为，数字钟的晶体振荡器输出频率较高，为了得到hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。将32768hz的振荡信号分频为hz的分频倍数为32768（215），即实现该分频功能的计数器相当于15极2进制计数器。这里用一个14级2进制计数器和一个1级2进制计数器。2进制计数器我们采用cmos管cd4013b。cd4013b其

8、实是一个双d型触发器。它是由两个相同的、独立的数据型触发器组成。每个触发器有独立的数据、置位、复位、时钟输入和q和输出。在时钟脉冲正变化沿时预置在d输入的逻辑电平转换至q输出。时钟置位和复位是独立的，分别通过在置位或复位线上高电平完成。附图szz-3是cd4013b的管脚图。附图szz-3 cd4013b的管脚图本设计中采用cd4060来构成14级分频电路。附图szz-4是cd406的 管脚图。cd4060在数字集成电路中可实现的分频次数最高，而且cd4060还包含振荡电路所需的非门，使用更为方便。cd4060计数为14级2进制计数器，可以将32768hz的信号分频为2hz，cd4060的时钟

9、输入端两个串接的非门，因此可以直接实现振荡和分频的功能。12号管脚r是复位清零端，高电平有效，（复位全部级）。在cp1（cp0）每个负变换计数器前进一个二进制数。从3号管脚出来的频率就是2hz，当然从2号管脚出来的频率就是4hz，依次类推。附图szz-4是cd406的管脚图有上面晶体振荡器电路和分频器电路的分析，我可以画出它们之间的连接图，即是我们所需要的时钟脉冲1hz的产生电路。见附图数字电子钟整机图。其中2hz的信号我们可用于调校电路。3） 时间计数单元时间计数单元有时计数、分计数、秒计数和星期计数等几个部分。时计数单元一般为24进制计数器，其输出为两位8421bcd码形式；分计数和秒计数

10、单元为60进制计数器，其输出也为8421bcd码；星期计数单元为7进制计数器，其输出也为两位8421bcd码形式。一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选cd4518，附图szz-5为cd4518的管脚图。附图szz-5为cd4518的管脚图cd4518是一只双bcd10进制计数器，它内含两个独立的计数单元，有两个计数脉冲输入端，上升沿触发端cp和下降沿触发端，若用cp来触发，则接高电平；若用来触发，则cp接高电平。有4个输出端q4 q1，一个清零端r，加高电平计数器清零，各输出端为0。在本电路中，第一组计数器ic1-1用来作秒个位计数，输出端为1q4 1q

11、1，计数范围为00001001循环。每当计数到1001（相当于10进制数的9）时，再输入一个计数脉冲则会变为0000，这时ic1-1的1q4由高电平变低电平输出一个负跳变脉冲到2，作为进位脉冲使第二组计数器ic1-2作一次秒十位的计数。同时ic1-1开始作下一个计数循环。秒十位计数为6进制（可以通过导线连接使10进制变为6进制。实现原理：输出端2q42q32q22q1要从0101跳变到0000, 中间经过一个瞬间状态0110。 这时我们只须将2q3、2q2两端经过一个二输入与门cc4081（管脚图见附szz-6）输出到1r和2r端。）输出端为2q4 2q1，计数范围为00000101循环。每当

12、计数到附图szz-6 cc4081管脚图0101（相当于10进制数的5）时，再输入一个计数脉冲则会变为0000，这时ic1-2的2q32q2两端经过一个二输入与门cd4081b输出端再送到ic2-1的1cp端，作为进位脉冲使ic2-1作一次分个位的计数。同时ic1-2开始作下一个计数循环。同理分计数的实现原理与秒计数的实现原理一样，用第三组计数器ic2-1作分个位计数，用第四组计数器ic2-2作分十位计数。第三片cd4518作为时计数器，但 附图szz-7 cc4073的管脚图要设置为24进制。由ic2-2的2q32q2两端经过一个二输入与门cd4081b输出端送到ic2-1的1cp端，作为进

13、位脉冲使ic3-1作一次时个位的计数。计数范围也是00001001循环，当计数由1001变为0000输出一个负跳变脉冲到2，作为进位脉冲使第六组计数器ic3-2作一次时十位的计数。因为我们要求时间由23：59：59能跳到00：00：00。所以当第二片cd4518向第三片cd4518再发一次脉冲时，第三片的输出端2q42q32q22q11q41q31q21q1要从00100011跳变到00000000，中间经过一个瞬间状态00100100。这时我们只须将2q21q3两端经过一个二输入与门cd4081b输出到1r、 2r端和ic4-1的1cp端，输出到ic4-1的1cp端的信号作为进位脉冲使ic4

14、-1作一次星期的计数。同时ic3-2开始作下一个计数循环。星期计数为7进制也要通过导线连接使10进制变为7进制。实现原理：输出端1q41q31q21q1要从0110跳变到0000, 中间经过一个瞬间状态0111。这时我们只须将1q31q21q1三端经过一个三输出与门cd4073b（管脚图见上页附图szz-7）送到1r端。星期一显示“1”，星期二显示“2”， 星期六显示“6” ，星期天显示“日”。这是要把ic4-1的1q31q21q1三端经过一个三输入或门送到本级译码器cd4518的端即可。管脚图见附图szz-8。附图szz-8 cc4075的管脚图4） 译码显示通过上面的分析，我只需要4片cd

15、4518和1片二输入与门cd4081b就可以实现时间的计数功能。但这也仅是计数，我们还要通过译码器译码送往数码管才能显示出来。cd4511是将锁存、译码、驱动三种功能集于一身的“三合一”电路。锁存器的作用是避免在计数过程中出现跳数现象，便于观察和记录。译码器将bcd码转换成7段码，再经过大电流反相器，驱动共阴极led数码管。译码器属于非时序电路，其输出状态与时钟无关，仅取决于输入的bcd码。cd4511的管脚图如附图szz-9所示, da为bcd码输入端, ag是7笔段输出端. 为灯测试端, 当1时正常显示，当0时led数码管显示全亮笔段“8”，可检查数码管的质量好坏，有无笔段残缺现象。为强迫

16、消隐控制端，当1是正常显示，当0时强迫显示器消隐。le为锁存控制端，当le0时选通，le1时锁存。从执行逻辑功能的先后顺序讲，具有第一优先权，无论其他输入端为何种状态，只要0，led就显示全亮笔段。具有第二优先权，只要满足1、0的条件，就强迫显示器消隐。4个输入端a、b、c、d分别与计数器cd4518的q1 q4 端相连。7个笔段输出端ag分别与数码管的7个输入端相连。这样我们就可以在数码管上看到时间了。数码管是由八只发光二极管组成（其中一只显示小数点）。工作时，要求发光二极管的公共阴极接地。当某一发光二极管阳极加上高电平时，相应的发光二极管导通，这一段（或点）就会发光。若要显示十进制数的十个

17、数码09，只要在相应的字段阳极上加上高电平即可。例如，要显示5时，则应在a,c,d,f,g各段阳极上加上高电平。为限制个发光二极管的电流，可在它们的公共阴极上串联一只300左右的限流电阻。附图szz-9cd4511管脚图5）6）7） .调校电路调校电路我们用三个单刀开关就可以实现。当我们进行调校星期、时或分时，可以把2hz的脉冲信号通过单刀开关引到星期、时或分的1cp端。具体电路见数字电子钟整机电路图。8） 电源电路本电路要求用220v的交流电供电。而我们的数字钟电路需要的是318v的直流稳定电压，一般在5v左右。这就要求我们设计一个直流稳压电源，使输入为220v的交流电，输出为5v左右的直流

18、稳定电压。其电路图见附图szz-10。附图szz-10 直流稳压电源220v的交流电网电压u1经过变压器变成整流电路要求的交流电压u2,其中整流电路是由四个二极管组成的桥式电路。u2经过整流电路输出的恒定直流分量u=0.9u2,然后通过一个电容进行滤波。虚线框内是三端固定式集成稳压器7806输出固定电压的典型电路图，电路中接入电容c2、c3用来实现频率补偿，防止稳压器产生高频自激振荡和抑制电路引入的高频干扰，c4是电解电容，以减小稳压电源输出端由输入电源引入的高频干扰。d为保护二极管，当输入端短路时，给输出电容器c4一个放电通路，防止c4两端电压作用于调整管的be结，造成调整管be结击穿而损坏

19、。经过稳压后，可在1、2端我们可得到5.3v的稳定电压，1端送到译码电路作为电源。2端送到其他电路作为电源。其中电容c5作为停电时用的备用电源，经计算(室温t=25时，记时部分工作总平均电流为idd（typ）= 0.24a（cd4060为0.04a，cd4013b为0.02a，cd4518为4*0.04a，cc4081 为0.01a ，cc4073 为0.01a），且各芯片最低工作电压为3v，所以充电电容在没电的时候充当电源，供记时部分工作，它的电压变化范围 u=5.3-3v=2.3v，则其储存电荷量q=c*u=2.3c，则停电可提供记时电路正常工作时间t=q/i dd（typ）=2.3c/（

20、0.24*10-6a） =9583333.333s2662.037h；记时部分工作最大总电流为vdd（max）=26.5a（cd4060为5a，cd4013b为1a，cd4518为4*5a，cd4081为0.25a ，cc4073为0.25a），则tmin=q/i dd（typ）=2.3c/（26.5*10-6a）=86792.453s24.109h。)它最少可维持24小时。停电时译码器断电，停止工作，数码管就停止显示，这样可减少电容c5的开支，使它能够维持24小时的供电。如果在停电时想看时间，可以使开关s通路，连通2端，使2端为译码电路供电。具体见整机电路图。9） 整点报时电路如果在将到整点时，我们要使在离整点差10秒时，每隔1秒钟鸣一次，每次持续时间为1秒，共响5秒，前四次为低音512hz，最后一声为高音1024hz。实现电路见整机图。总结大二时我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东