高精度导航系统中的低相位噪声、低杂散锁相环频率合成器

1、高精度导航系统中的低相位噪声、低杂散锁相环频率合成器李森1，江金龙2,3，周细凤1，刘江华11理学院,武汉大学,中国 武汉,4300722.测绘科学技术研究中心,武汉大学,中国武汉,4300723.苏州研究所,武汉大学,中国苏州,215123摘要: 低相位噪声、低杂散锁相环频率合成器被用在全球导航系统的想法已经被提出了.为了得到一个小的杂散,频率监测器的对称结构产生四个控制信号,同时可以到达电荷泵,并且可以实现一种改进的CP最小化电荷共享和电荷注入和使电流匹配.此外, 可编程的相位频率监测器可控制延迟,所以电荷泵的死区可以消除. 电压控制振荡器的输出频率可以精确地不断调整,通过使用一个可编程L

2、C-TANK. 通过调节适当的金属氧化物半导体大小可以降低压控振荡器的相位噪声.计划的锁相环频率合成器是在18的混合信号cmos工艺中被制造出来.在频率为时测量的相位噪声距离中心频率的偏移量为,参考杂散是.关键字:锁相环频率合成器;相位噪声;杂散; 相位频率监测器;电荷泵;电压控制振荡器DOI: 10.1088/1674-4926/35/1/015004EEACC: 25701 介绍高精度导航系统接收器,在现代社会便携式数字视频广播设备和通信系统发挥了重要作用. 锁相环频率合成器是这些仪器的一个关键的部分, 而且它的属性和行为对系统的性能有很大的影响. 杂散和相位噪声是锁相环频率合成器的两个关

3、键性能指标.所以,带有低噪声和小杂散的锁相环频率合成器的设计和实现对于设计者来说是一项有挑战性的困难工作.为了实现锁相环频率合成器的低相位噪声和低水平杂散,许多方法都被曾经被提出来,然而,这些方法并不能避免相位噪声和杂散二者在设计中的权衡.更重要的是电路结构很难理解并且很复杂.为了减少不理想因素并且提升性能,这篇论文聚焦的是锁相环频率合成器的新结构.一个新的相位频率监测器被设计出以提供四个控制信号和消除死区.电荷泵以一种新的方式实现来获得一个匹配的电流,并且最小化小杂散下的电荷共享与电荷注入.通过使用一个可编程时钟,电压控制振荡器的输出频率可以精确不断调整.另一方面,电压控制振荡器由于使用适当

4、的MOS器件的大小有着低相位噪声.文章的其他章节的布局如下:第二章节介绍了锁相环频率合成器的结构. 频率合成器电路的所有块的细节在第三节设计.然后,第四节介绍了模拟和测量实验获得的结果.最后,第五节对于所有的工作做了总结.2 锁相环频率合成器的结构锁相环频率合成器的一般结构在图1中被展示出来.这里有五个主要的模块: 频率监测器;电荷泵;低通滤波器,电压控制振荡器,分频器.锁相环频率合成器检测参考时钟和反馈时钟之间的相位和频率差异.根据差异,频率监测器产生向上和向下的开关脉冲.电荷泵的输出电流由向上和向下的脉冲给低通滤波器的电容充放电来实现开关的关断和导通,并且电容的输出电压是电压控制振荡器的控

5、制信号。电压控制振荡器的输出电压在分频器分频之后被输送回频率监测器。图1锁相环频率合成器的简化结构许多不同的方法都被采用来实现锁相环频率合成器的电路模块部分。图2展示了一个典型的锁相环频率合成器的线性模型。图2锁相环频率合成器的线性模式正如在图2中展示的，相位频率监测器拥有的增益，低通滤波器有着的传输函数，电压控制振荡器有的增益。所以，总的开环增益可以表示为在这篇文章中，参考信号有一个芯片外的石英振荡器产生频率为。为了减小芯片的面积，低通滤波器构建在芯片外的其他元件中。分频器的分频率为96。3 具体电路的描述3.1相位频率监测器和电荷泵中的非理想结果在电路的实践试验中，MOS开关和其他元器件带

6、来了电荷注入、电荷共享和其他影响。这些不理想的行为造成了一个参考杂散，大概的数值为 N是分频器的分频系数。是环路带宽，是低通滤波器的零点频率.是相位误差,计算式为 ,式子中是电荷泵的输出电流,是泄漏电流.是参考周期时间.是相位频率监测器的开启时间.和分别是失调电流和分别时间差.方程(2)展示了杂散可以被降低通过减小,或等自变量.在本文中,只有被调节来满足条件.方程(3)中的可以被忽略,因为。由芯片外的石英振荡器控制.所以通过最小化,和选择合适的减小杂散等方法可实现的动态调节。和是电荷泵里的不理想因素,然而和是相位频率监测器的不完全效果.所以本文只是简要的介绍相位频率监测器.3.2频率相位检测器

7、频率相位监测器可以迅速和有效地检测两个输入信号的相位差.电路架构在图3中被给出. D型触发器触发边缘(DFF)有着一个真正的信号相位时钟(TSPC)结构,由比其他D触发器更少的三极管组成,减小芯片的面积.另外的,它没有静态功耗,而且动态功耗非常低.3.2.1最优化为了减小，一个完全对称的结构被提出展示在图3中。虚线内的电路是两相非重叠时钟。因为XOR2被用来当做传输门，而且有着和XOR1（XOR4）完全统一的结构，信号能够同时到达NAND1和NAND2(NAND3和NAND4)。因此被优化到可以忽略的等级。3.2.2最优化在确保电压泵可以在一个小相位差的杂散下开启来避免死区的情况下,应该被优化

8、到尽可能低的水平.所以是和死区这两个因素权衡后决定的.在图4给出的,Q1-Q8由时间的延迟来控制开启关断.Q9-Q16是理想的MOS电容.在图一中被阐述出来的,通过改变控制信号可以实现四种不同的时间延迟.因此,合适的可以选择出来,在权衡和死区的情况下.3.3电荷泵是一个和功耗之间的折衷。此外, 是由电流不匹配,电荷共享和电荷泵的电荷注入引起的。所以在电荷泵的设计过程中这三个关键因素需要考虑。如图5所示,该电荷泵包含三个部分:一个偏置电流,涨落电路、可控的涨落电路。过滤器是用来将转化为电压控制振荡器的输入电压。控制信号在图5中展示出来.偏置电流采用了一个基本的级联结构以保证电流匹配。为了减少大型

9、结构产生的噪音,Mp3-Mn6 MOS电容器各自被连接到偏置电流的输出终端。当电流流过,混合噪声可以被过滤掉.在涨落电路中,Mp5( Mn7) 是一个开关。与传统结构相比,不同之处在于由Mp7-Mn10 MOS电容器组成的阵列被添加了。如果这些电容器没被使用, 由于当Mp5是关闭时源极漏极之间的寄生电容,漏极末端Mp5的电压将提升到VDD,导致电荷共享。通过连接Mp7的一端到 Mp5的漏极和UP的另一端,Mp5的寄生电容和电容Mp7在 VDD和UP之间串联连接。结果,漏极电压被箝位在比VDD较低的电压,减少电荷共享。此外,当开关关闭时,电容器可以快速消耗沟道电荷来解决电荷注入这个问题。进一步抑

10、制杂散和噪声可以通过在VDD和UP之间连接Mp8。泵送的两个部分具有相同的工作原理。控制电路和泵电路是可编程的根据开关信号控制的Cp 和Cp 。然而Mp11和Mp15必须在一个周期内被开启关断，导致电荷共享与电荷注入。为了解决这个问题，Mp10和Mp11被使用。工作支路通过改变Cp和 Cp来决定，并且每个支路的电流都由设定Mp12和Mn13的W/L值来决定。低通滤波器可以把CP的输出电流转换成VCO的输入电压。R1与C2串联连接来稳定零点。C1用来减少纹波。从上面的分析可以看出,新结构的PFD和CP能有效降低杂散。低相位噪声主要出现在VCO的设计中。 3.4VCO为了降低相位噪声,大多数报道科

11、技专注于采用大量组件的新结构。然而,多个组件可能会导致更大的面积和更复杂的结构。所以本文试图改变设备降低相位噪声的大小。特征频率f t和门传动 的关系函数可以由方程式(4)和(5)给出,分别为 可以看出和 增加当W减少时。然而相位噪声与和是成反比的。所以可以推导出当W小的时候，相位噪声减少。近似的，将NMOS的宽度从200减到20 总相位噪声降低20分贝.此外，一个大的漏极电流也可以减少相位噪声。电压控制振荡器采用图6中的结构。它包含四个部分：负阻电路，一个LC-TANK，一个电流偏置电路和一个缓冲电路。LC-TANK的详细电路图在虚线中展示出。一对交叉耦合有着很小的W/L值得MOS晶体管(M

12、P1,MP2,MN1和MN2)被用作负阻来补偿LC-TANK的损失。LC-TANK包含一个中心抽头电感器和一个由4bit开关控制的电容阵列 。LC谐振频率为 , 因此，频率粗调控制是通过切换LC-TANK中的电容器阵列。此外，和 使频率能准确连续调整。为了减少功耗，K0被加在VDD和MP6的栅极之间。各种VCO的核心电流可以通过改变K3:0实现。因此,输出电压幅值的VCO可以修改。此外,相位噪声和频率偏差的恶化造成的PVT(过程、电压和温度)的变化可以最小化。所有开关K(7:0)通过大比率W/L的PMOS降低相位噪声。此外,为了减少VCO的声音,C5、C6被添加到滤出PMOS晶体管和电源供应。

13、3.5其它构件正如在图7中给出的，分频器的分频比率为96。它包含一个高速二节分频器，一个高速三节分频器，和四个异步二节分频器。在图8中展示的，高速分频器通过电流型逻辑(CML)结构实现。因为CML结构包括一个固定尾电流源和一个较小的输入和输出,这是更适合高频应用。此外,噪声可以低于单端由于其微分结构。4. 模拟和测量的锁相环频率合成器提出的锁相环频率合成器的是0.18 混合信号CMOS制作工艺，1.8V的电压。芯片的总面积是1.2*0.9 .图9展示了锁相环频率合成器的显微镜下的成像。这是利用Cadence Spectre模拟和使用一个RSA3408A频谱分析仪测量得到的。在常规工作环境下，V

14、CO和分频器的工作电流分别是2.3 和1。锁相环频率合成器的其他组件在1.8V工作电压的情况下工作电流为0.7,所以整个锁相环频率合成器的功率为7.2 .图11（a）显示两个单元的模拟延迟时间延迟，图11(b)显示了图11（a）200 ns附近的放大图。从11(b)和10(b)可以看出调整区间从1到5ns,每个单元延迟大约是0.6 ns。其次,充电泵和滤波器的仿真特性如图12所示。第二部分的充电开关和放电开关都打开。请注意,滤波器的输出电压是一个平坦的线条，说明充电电流等于放电电流，所以约等于0. 此外,第一节的充电过程和第三节中的放电过程中的斜率是常量。事实说明,电荷泵具有良好的匹配特征，不

15、理想的因素对电荷泵几乎没有影响。 然后,模拟输出的VCO除以2如图13所示。注意1.45 -1.63 GHz频段是在曲线的线性区域而且直线的斜率不是很大。低相位噪声是由于小的 。锁相环频率合成器主要是为GNSS L1-band设计,所以频段满足该需求的范围。最后,图14显示了测量输出信号的频谱在1.571 GHz处于锁定状态。图15(a)表明,中心频率为1.571 GHz，测量相位噪声是-127.65 dBc /Hz当偏离中心频率1 MHz时。图15(b)表明,模拟相位噪声为-129.32 dBc /Hz当偏离中心频率1 MHz时。它们之间的差异主要来自于电容的寄生现象和温度的变化。图16显示锁相环频率合成器输出信号的杂散。所有这些模拟和测量结果表明,该电路对于有较低的相位噪声和杂散的锁相环频率合成器是一个很好的选择。该锁相环频率合成器和其他同类仪器之间的性能比较在表3中。 5.总结一个高精度导航系统的低相位噪声、低杂散锁相环频率合成器在本文中被展示出来。一些新的电路架构被采用来改善锁相环频率合成器的性能。首先,PFD有新的架构来创建四个信号，可以更好地控制电荷泵和消除。和死区之间的权衡可以通过使用可编程延迟单元达到。第二,电荷共享和电荷注入一直在抑制电荷泵并以此来实