辑代数基础与组合逻辑电路

1、第第1111章逻辑代数基础与组合逻辑电路章逻辑代数基础与组合逻辑电路主页面主页面 【知识要求】【知识要求】掌握数制与各进制之间的相互转化；掌握数制与各进制之间的相互转化；了解编码的常见的几种形式；了解编码的常见的几种形式；掌握基本逻辑运算与组合逻辑运算；掌握基本逻辑运算与组合逻辑运算；掌握逻辑运算的化简；掌握逻辑运算的化简；了解常见的逻辑门电路；了解常见的逻辑门电路；能够进行组合逻辑电路的分析与设计；能够进行组合逻辑电路的分析与设计；了解编码器、译码器的工作原理。了解编码器、译码器的工作原理。具备数字集成块的识别能力；具备数字集成块的识别能力；具有常用测量仪表的使用能力；具有常用测量仪表的使用

2、能力；具备线路板元件插装和焊接能力。具备线路板元件插装和焊接能力。【能力要求】【能力要求】11.111.1数制与编码数制与编码数字信号数字信号：时间上和数值上均是离散的信号。：时间上和数值上均是离散的信号。负逻辑负逻辑：低电平为逻辑：低电平为逻辑1，高电平为逻辑，高电平为逻辑0。 模拟信号模拟信号：时间连续、数值也连续的信号。：时间连续、数值也连续的信号。正逻辑正逻辑：高电平为逻辑：高电平为逻辑1，低电平为逻辑，低电平为逻辑0。十进制十进制：有：有0 0、1 1、2 2、3 3、4 4、5 5、6 6、7 7、8 8、9 9十十个数码，进位规律是个数码，进位规律是。1.常用的几种进制常用的几种

3、进制iiDN10i10Di第第i位上的位上的数码，即数码，即09中的任一个数中的任一个数10进位进位基数基数10i第第i位位的权的权二进制二进制：只有：只有0和和1两个数码，进位规律是两个数码，进位规律是。iiKN2i2Ki第第i位上的位上的数码，即数码，即0、1中的任一个数中的任一个数2进位进位基数基数2i第第i位位的权的权 八进制八进制：有：有0、1、2、3、4、5、6、7八个数八个数码，进位规律是码，进位规律是。iiKN8i8 十六进制十六进制：有：有0、1、2、3、4、5、6、7、8、9和和A、B、C、D、E、F十六个数码。进位规律十六个数码。进位规律是按是按。 iiKN16i16（1

4、）各种进制转换成十进制）各种进制转换成十进制 按权展开，求出各加权系数的和，就得按权展开，求出各加权系数的和，就得到相应进制的十进制数。到相应进制的十进制数。 2.不同数制间的转换不同数制间的转换(11010.011)2124123022121020021122123（26.375）10(4C2)164162121612160（1218）10（2）十进制转换为二进制）十进制转换为二进制 十进制十进制转换为二进制整数采用转换为二进制整数采用“”法。即将整数部分逐次法。即将整数部分逐次除除2，依次记下余数，直到商为零，第一个余，依次记下余数，直到商为零，第一个余数为二进制的最低位，最后一个余数为最

5、高位。数为二进制的最低位，最后一个余数为最高位。 十进制十进制转换为二进制小数转换为二进制小数采用采用“”法法。即将小数部分。即将小数部分逐次逐次乘乘2 2，取乘得结果的整数部分为二进制数的各位。，取乘得结果的整数部分为二进制数的各位。依次类推，直至小数部分为依次类推，直至小数部分为0 0或达到要求精度。或达到要求精度。 如将十进制数如将十进制数(107.625)10转换成二进制数。转换成二进制数。 （107.625）10 =（1101011.101）B 10725321126201321620321121 0.62521.25 1 0.2520.50 0 0.521. 00 1 （3）二进制

6、与八进制、十六进制间相互转换）二进制与八进制、十六进制间相互转换 二进制数化为十六进制数二进制数化为十六进制数 从二进制的小数点开始，分别向左、右按从二进制的小数点开始，分别向左、右按，最后不满，最后不满4位的，用位的，用0补。将每组用对应补。将每组用对应的十六进制数代替，就是等值的十六进制数。的十六进制数代替，就是等值的十六进制数。二进制数转换为八进制数二进制数转换为八进制数 从二进制的小数点开始，分别向左、右按从二进制的小数点开始，分别向左、右按，最后不满，最后不满3位的，用位的，用0补。再将每组的补。再将每组的3位二进制数转换成一位八进制即可。位二进制数转换成一位八进制即可。 （1110

7、0101.11101011)2（011 100 101.111 010 110)2（345.726)8 （10011111011.111011)2（0100 1111 1011.1110 1100)2 （4FB.EC)16 将若干个二进制数码将若干个二进制数码0和和1按一定规则排列按一定规则排列起来表示某种特定含义的代码，称为起来表示某种特定含义的代码，称为。 BCD码码：用二进制代码来表示十进制的：用二进制代码来表示十进制的09十个数。十个数。 常见的有常见的有8421码、码、5421码、码、2421码、余码、余3码、码、格雷码等。格雷码等。 十进制十进制数数有有 权权 码码无权码无权码84

8、218421码码54215421码码2421(A)2421(A)码码2421(B)2421(B)码码余余3 3码码0 01 12 23 34 45 56 67 78 89 9000000000001000100100010001100110100010001010101011001100111011110001000100110010000000000010001001000100011001101000100100010001001100110101010101110111100110000000000000100010010001000110011010001000101010101100

9、1100111011111101110111111110000000000010001001000100011001101000100101110111100110011011101111011101111111100110011010001000101010101100110011101111000100010011001101010101011101111001100十进制数十进制数格雷码格雷码十进制数十进制数格雷码格雷码0 01 12 23 34 45 56 67 70000000000010001001100110010001001100110011101110110011001000

10、1008 89 9101011111212131314141515110111011111111111101110101010101010101010111011100110011000100011.2 11.2 基本逻辑运算基本逻辑运算逻辑关系：逻辑关系：是指某事物的条件（或原因）与结是指某事物的条件（或原因）与结果之间的关系。果之间的关系。 1.与运算与运算 只有当决定一件事情的条件全部具备之后，只有当决定一件事情的条件全部具备之后，这件事情才会发生。我们把这种因果关系称为与这件事情才会发生。我们把这种因果关系称为与逻辑。逻辑。 VAYBA B 不闭合不闭合 不闭合不闭合不亮不亮 Y 闭合

11、闭合 不亮不亮 不闭合不闭合 闭合闭合 亮亮 闭合闭合 闭合闭合 不亮不亮 不闭合不闭合A BY000000011111电路电路如果用二值逻辑如果用二值逻辑0和和1来表来表示，并设示，并设1表示开关闭合或表示开关闭合或灯亮；灯亮；0表示开关不闭合或表示开关不闭合或灯不亮，得到的表格，称灯不亮，得到的表格，称为逻辑真值表。为逻辑真值表。 与运算规则为：输入有与运算规则为：输入有0，输出为，输出为0； 输入全输入全1，输出为，输出为1。 BAYABY 能实现与运算的电路称为能实现与运算的电路称为。 当决定一件事情的几个条件中，只要有当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情

12、就会发一个或一个以上条件具备，这件事情就会发生。我们把这种因果关系称为或逻辑。生。我们把这种因果关系称为或逻辑。 2.或运算或运算VABY不闭合不闭合 不闭合不闭合不亮不亮Y闭合闭合亮亮不闭合不闭合闭合闭合亮亮闭合闭合闭合闭合亮亮不闭合不闭合AB电路电路ABY1A B000001111111YBAY 能实现或运算的电路称为或门电路。能实现或运算的电路称为或门电路。或运算规则为：输入有或运算规则为：输入有1，输出为，输出为1； 输入全输入全0，输出为，输出为0。 某事情发生与否，仅取决于一个条件，而某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；且是对该条件的否定

13、。即条件具备时事情不发生；条件不具备时事情才发生。条件不具备时事情才发生。 3.非运算非运算AY VAY闭合闭合不亮不亮Y亮亮不闭合不闭合A1 10 0Y1 10 0AAY1能实现非运算的电路称为非门电路。能实现非运算的电路称为非门电路。1.与非运算与非运算2.或非运算或非运算Y10000A B0010111BAY1111A B1111Y001000A&BYBAYBAY3.与或非运算与或非运算A&B11C&DY1 1YA BC D3.异或运算和同或运算异或运算和同或运算：当两个变量取值相同时，逻辑函数：当两个变量取值相同时，逻辑函数值为值为0；当两个变量取值不同时，逻辑函数值为；当两个变量取值

14、不同时，逻辑函数值为1。 0A B00111101010YAB=1=1YBABABAY：当两个变量取值相同时，逻辑函数：当两个变量取值相同时，逻辑函数值为值为1；当两个变量取值不同时，逻辑函数值为；当两个变量取值不同时，逻辑函数值为0。 0A B00101011011YAB=1=1YAABBAYB 11.3 11.3 逻辑代数及化简逻辑代数及化简1.逻辑常量运算公式逻辑常量运算公式与运算与运算或运算或运算非运算非运算000010001111000+=011+=101+=111+=10=01=2.逻辑变量、常量运算基本公式逻辑变量、常量运算基本公式 01律律互补律互补律重叠律重叠律交换律交换律0

15、AA1 AAAAA AAABAAB ABBAAA 1 00 AAA011A结合律结合律分配律分配律反演律反演律CABBCA)()(CBACBA)()(ACABCBA)()(CABABCABAABBABAAA 吸收律吸收律对合律对合律ABAA)(ABBAA)()()(CBCABA)(CABAAABABABAACAABBCCAAB【例例11-1】证明证明CAABBCCAAB)(AABCCAABBCCAABCAABBCACABBCAABCCAAB)1 ()1 ( 对于任一个含有变量对于任一个含有变量A的逻辑等式，可以的逻辑等式，可以将等式两边的所有变量将等式两边的所有变量A用同一个逻辑函数替代，用同

16、一个逻辑函数替代，替代后等式仍然成立。这个规则称为代入规则。替代后等式仍然成立。这个规则称为代入规则。 对任何一个逻辑函数式，如果将式中所对任何一个逻辑函数式，如果将式中所有的有的“”换成换成“+”，“+ ”换成换成“”，“0”换换成成“1”， “1”换成换成“0”，原变量换成反变量，原变量换成反变量，反变量换成原变量，则得逻辑函数的反函数。反变量换成原变量，则得逻辑函数的反函数。这种变换原则称为反演规则。这种变换原则称为反演规则。 （1）保持变换前后的运算优先顺）保持变换前后的运算优先顺序不变。序不变。（2）规则中的反变量换成原变量）规则中的反变量换成原变量只对单个变量有效。只对单个变量有效

17、。注意注意 对任何一个逻辑函数式对任何一个逻辑函数式, ,如果把式中的如果把式中的所有的所有的“”换成换成“+”+”，“+”+”换成换成“”，“0”0”换成换成“1”1”， “ “1”1”换成换成“0”0”，这样就，这样就得到一个新的逻辑函数式，则新函数式和函数得到一个新的逻辑函数式，则新函数式和函数式原是互为对偶式。这种变换原则称为对偶规式原是互为对偶式。这种变换原则称为对偶规则。则。 保持变换前后的运算优先顺序不变。保持变换前后的运算优先顺序不变。注意注意最简与或式的标准最简与或式的标准l逻辑函数式中的乘积项逻辑函数式中的乘积项(与项与项)的个数最少；的个数最少；l每个乘积项中的变量数最少

18、。每个乘积项中的变量数最少。1 AA运用基本公式运用基本公式将两项合并为一项，同时消去一个变将两项合并为一项，同时消去一个变量。量。()ABCABCAB CCAB+=+=运用吸收律运用吸收律BABAACAABBCCAAB()ABAB EFAB+= 消去多余的与项。消去多余的与项。BABAA运用吸收律运用吸收律消去多余因子。消去多余因子。CABCABABCBAABCBCAAB)(1 AA0AA)(BBDCACBABDCACBABCBABADCBDCABDCBADCABCBAB)1 ()1 (或加入零项或加入零项进行配项再化简。进行配项再化简。在不能直接运用公式、定律化简时，可通过乘在不能直接运用

19、公式、定律化简时，可通过乘11.4 11.4 集成逻辑门电路集成逻辑门电路 1.TTL与非门电路的基本结构与非门电路的基本结构 ABCUoUCC（5V）RB1RC2RC4VT1VT2VT4VT3VD4k1.6k1301kVC2VE2输入级输入级中间级中间级输出级输出级（1）输入全为高电平输入全为高电平3.6V时时。VT2 、VT3导导通，通，VB1=0.73=2.1V，从而使，从而使VT1的发射结因的发射结因反偏而截止。此时反偏而截止。此时VT1的发射结反偏，而集电的发射结反偏，而集电结正偏，称为倒置工作状态。由于结正偏，称为倒置工作状态。由于VT3饱和导饱和导通，输出电压为：通，输出电压为：

20、VO=VCES30.3V，这时，这时VE2=VB3=0.7V，而，而VCE2=0.3V，故有，故有VC2=VE2+ VCE2=1V。1V的电压作用于的电压作用于VT4的基极，使的基极，使VT4和二极管和二极管D都截止。都截止。 （2）输入有低电平输入有低电平0.3V时时。VT1的基极电位的基极电位被钳位到被钳位到VB1=1V。VT2、VT3都截止。由于都截止。由于VT2截止，流过截止，流过RC2的电流仅为的电流仅为VT4的基极电的基极电流，这个电流较小，在流，这个电流较小，在RC2上产生的压降也较上产生的压降也较小，可以忽略，所以小，可以忽略，所以VB4UCC=5V ，使，使VT4和和D导通，

21、则有导通，则有 VOUCC-VBE4-VD=5-0.7-0.7=3.6V2.主要参数主要参数 保证输出电压为额定高电平（保证输出电压为额定高电平（2.7V）时，）时，允许输入低电平的最大值，称为关门电压允许输入低电平的最大值，称为关门电压UOFF，一般一般UOFF0.8V。一般产品规定一般产品规定UOH2.4V，UOL0.4V。 保证输出电平达到额定低电平（保证输出电平达到额定低电平（0.3V）时，）时，允许输入最高电平的最小值，称为开门电平允许输入最高电平的最小值，称为开门电平UON，一般，一般UOL1.8V。 噪声容限是描述逻辑门电路抗干扰能力噪声容限是描述逻辑门电路抗干扰能力的参数。的参

22、数。是指在保证输出为高电平的前是指在保证输出为高电平的前提下，允许叠加在输入低电平提下，允许叠加在输入低电平UIL上的最大正上的最大正向干扰电压。用向干扰电压。用UNL表示。即表示。即UNLUOFFUIL是指在保证输出为低电平的前是指在保证输出为低电平的前提下，允许叠加在输入低电平提下，允许叠加在输入低电平UIH上的最大正上的最大正向干扰电压。用向干扰电压。用UNH表示。即表示。即UNHUIHUON。 当输入电压为零时，流经这个输入端的电当输入电压为零时，流经这个输入端的电流称为输入短路电流。输入短路电流的典型值流称为输入短路电流。输入短路电流的典型值为为1.5m A。 以同一型号的与非门作为

23、负载时，一个与以同一型号的与非门作为负载时，一个与门能驱动同类与非门的最大数目，通常门能驱动同类与非门的最大数目，通常N8。 3.TTL门电路的其他类型门电路的其他类型ABYUCC（5V）RB1RC2VT1VT2VT34k1.6k1kYA&BCDABCDABYYY21CDYABUCCRPOCOC门主要有以下几方面的应用门主要有以下几方面的应用在工程实践中，在工程实践中，常常需要将输出常常需要将输出端并联使用实现端并联使用实现与逻辑功能，称与逻辑功能，称为为。UoAB10VAB5V 三态门除具有输出高、低电平两种状态三态门除具有输出高、低电平两种状态外，还能输出高阻状态。外，还能输出高阻状态。

24、YA&BENYA&BEN高电平有效高电平有效的三态门的三态门 低电平有效低电平有效的三态门的三态门 三态门的应用三态门的应用 单向总线单向总线 双向总线双向总线 A&BENEN1G1A&BENEN2G2A&BENEN3G3总线总线DI1ENEN1EN总线总线DO1.CMOS逻辑门电路的系列逻辑门电路的系列工作频率得到了进一步的提高，同时保持了工作频率得到了进一步的提高，同时保持了CMOSCMOS超低功耗的特点。超低功耗的特点。基本的基本的CMOS4000CMOS4000系列系列高速的高速的CMOSHCCMOSHC（HCTHCT）系列）系列先进的先进的CMOSACCMOSAC（ACTACT）系列

25、）系列具有功耗低、噪声容限大、扇出系数大等优点，已得到普具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十遍使用。缺点是工作速度较低，平均传输延迟时间为几十nsns，最高工作频率小于，最高工作频率小于5MHz5MHz。提高了工作速度，平均传输延迟时间小于提高了工作速度，平均传输延迟时间小于10ns10ns，最高工作，最高工作频率可达频率可达50MHz50MHz。HCHC系列的电源电压范围为系列的电源电压范围为2 26V6V。HCTHCT系列系列的主要特点是与的主要特点是与TTLTTL器件电压兼容，它的电源电压范围为器件电压兼容，它的电源电压范围

26、为4.54.55.5V5.5V。2.CMOS逻辑门电路的主要参数逻辑门电路的主要参数 UOH的理论值为电源电压的理论值为电源电压UDD，UOH（min）=0.9UDD；UOL的理论值为的理论值为0V，UOL（max）=0.01UDD。所以。所以CMOS门电路的逻辑摆幅较大，门电路的逻辑摆幅较大，接近电源电压接近电源电压UDD值。值。 CMOS非门的高、低电平噪声容限均达非门的高、低电平噪声容限均达0.45UDD。其他。其他CMOS门电路的噪声容限一般也门电路的噪声容限一般也大于大于0.3UDD。 其扇出系数很大，一般额定扇出系数可达其扇出系数很大，一般额定扇出系数可达50。但必须指出的是，扇出

27、系数是指驱动。但必须指出的是，扇出系数是指驱动CMOS电路的个数，若就灌电流负载能力和拉电路的个数，若就灌电流负载能力和拉电流负载能力而言，电流负载能力而言，CMOS电路远远低于电路远远低于TTL电路电路11.511.5组合逻辑电路分析与设计组合逻辑电路分析与设计组合逻辑组合逻辑电路电路逻辑函数式逻辑函数式最简函数式最简函数式真值表真值表逻辑功能逻辑功能【例例11-5】分析分析该电路的逻辑功能。该电路的逻辑功能。=1ABCYY1=1BAY1CBABACBACYY)()(1ABCCBACBACBA在输入在输入A、B、C三个变量中，有三个变量中，有奇数个奇数个1时，输出时，输出Y为为1，否则，否则

28、Y为为0。因此，图因此，图11-19所所示电路为三位判示电路为三位判奇电路，又称为奇电路，又称为奇校验电路。奇校验电路。 输输 入入输输 出出ABCY00001111001100110101010101101001分析设计要求分析设计要求列真值表列真值表由真值表写由真值表写逻辑函数式逻辑函数式化简化简画出逻辑图画出逻辑图 【 例例11-6】设计一个】设计一个A、B、C三人表决电路。三人表决电路。当表决某个提案时，多数人同意，提案通过，当表决某个提案时，多数人同意，提案通过，同时同时A具有否决权。具有否决权。 设设A、B、C三个人表决三个人表决提案时用提案时用 表示，表示，时用时用 表示；表示；

29、Y为表决结果，为表决结果，表示，表示，表示，同时还应考虑表示，同时还应考虑A具有否具有否决权。决权。 输输 入入输输 出出ABCY00001111001100110101010100000111ABCCABCBAY化简化简 ABACYABACABACY &CY&AB&11.6 11.6 编码器编码器S1S2S0S3S4S5S6S7S8S9UCC1k101输输 入入输输 出出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0A B C D GS1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0

30、1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 10 0 0 0 00 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 19898SSSSA76547654SSSSSSSSB76327632SSSSSSSSC9753197531SSSSSSSSSSD

31、用用n位二进制代码对位二进制代码对2n个信号进行编码的电个信号进行编码的电路称为路称为。 3位二进制编码器有位二进制编码器有8个输入端个输入端3个输出端，个输出端，所以常称为所以常称为， 76542IIIIA 76321IIIIA 75310IIIIA 输输 入入输输 出出 I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A01 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 10 0 00 0 10

32、 1 00 1 11 0 01 0 11 1 01 1 1A2&A0A111111111I7I6I5I4I3I2I0I1输输 入入 输输 出出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS EO1 0 1 1 1 1 1 1 1 10 00 0 10 0 1 10 0 1 1 10 0 1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 10 0 1 1 1 1 1 1 11 1 1 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1

33、使能输入使能输入端，低电端，低电平有效平有效优先顺序优先顺序为为I7I0编码器的工作编码器的工作标志，低电平标志，低电平有效有效使使能能输输出出端，端，高高电电平平有有效效11.7 11.7 译码器和数字显示译码器和数字显示 译码器译码器：将输入代码转换成特定的输出信号。：将输入代码转换成特定的输出信号。 假设译码器有假设译码器有n个输入信号和个输入信号和N个输出信个输出信号，如果号，如果N=2n ，就称为，就称为，常见的全，常见的全译码器有译码器有2线线4线译码器、线译码器、3线线8线译码器、线译码器、4线线16线译码器等。线译码器等。 如果如果N2n ，称为，称为。如二一十。如二一十进制译

34、码器（也称作进制译码器（也称作4线线10线译码器）等。线译码器）等。 BAEIY 0BAEIY 1BAEIY 2ABEIY 32线线4线译码器线译码器 输输 入入输输 出出 EN A BY0 Y1 Y2 Y3 1 0 0 00 0 1 0 1 0 0 1 11 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0111ABEI&Y3Y2Y1Y0输输 入入输输 出出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0G1、G2A和