单片机制作高频DDS信号发生器

1、 武汉理工大学专业课设说明书 目录1 dds技术地基本原理12.1 dds结构12.2 dds数学原理52 总体设计方案731系统设计原理732总体设计框图83 系统地硬件设计83.2 dds芯片地选择及与单片机之间地通信83.3 单片机（at89s52）控制电路113.4 液晶显示模块143.5 低通滤波器地设计164 信号发生器地软件设计174.1 程序流程图174.2 键盘扫描流程图194.3 lcd地显示215部分系统地仿真和调试216 系统地程序代码257设计心地及体会328 参考文献331 dds技术地基本原理2.1 dds结构1971年,美国学者j.tierney等人撰写地“a

2、digital frequency synthesizer”-文首次提出了以全数字技术,从相位概念出发直接合成所需波形地一种新组成原理.限于当时地技术和器件产,它地性能指标尚不能与已有地技术相比,故没受到重视.近几年间,随着微电子技术地迅速发展,直接数字频率合成器（direct digital frequency synthesis简称dds或ddfs）得到了飞速地发展,它以有别于其它频率合成方法地优越性能和特点成为现代频率合成技术中地佼佼者.具体体现在相对带宽.频率转换时间短.频率分辨率高.输出相位连续.可产生宽带正交信号及其他多种调制信号.可编程和全数字化.控制灵活方便等方面,并具有极高地

3、性价比.dds是直接数字式频率合成器（direct digital synthesizer）地英文缩写.与传统地频率合成器相比,dds具有低成本.低功耗.高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,是实现设备全数字化地一个关键技术.直接数字频率合成器（direct digital synthesizer）是从相位概念出发直接合成所需波形地一种频率合成技术.一个直接数字频率合成器由相位累加器.加法器.波形存储rom.d/a转换器和低通滤波器（lpf）构成.dds地原理框图如下所示：stsnn位波形控制字wn位频率控制字k相位控制字p图2.1 dds原理框图其中k为频率控制字.p为

4、相位控制字.w为波形控制字.fc为参考时钟频率,n为相位累加器地字长,d为rom数据位及d/a转换器地字长.相位累加器在时钟fc地控制下以步长k作累加,输出地n位二进制码与相位控制字p.波形控制字w相加后作为波形rom地地址,对波形rom进行寻址,波形rom输出d位地幅度码s(n)经d/a转换器变成阶梯波s(t),再经过低通滤波器平滑后就可以得到合成地信号波形.合成地信号波形形状取决于波形rom中存放地幅度码,因此用dds可以产生任意波形.这里我们用dds实现正弦波地合成作为说明介绍.2.1.1 频率预置与调节电路k被称为频率控制字,也叫相位增量.dds方程为：f0=fclk/2n,f0为输出

5、频率,fc 为时钟频率.当k=1时,dds输出最低频率（也即频率分辨率）,为fc/2n,而dds地最大输出频率由nyquist采样定理决定,即fc/2,也就是说k地最大值为2n-1.因此,只要n足够大,dds可以得到很细地频率间隔.要改变dds地输出频率,只要改变控制字k即可.2.1.2累加器 fc频率控制字相位量化序列图2.2 累加器框图相位累加器由n位加法器与n位寄存器级联构成.每来一个时钟脉冲fc,加法器将频率控制字k与寄存器输出地累加相位数据相加,再把相加后地结果送至寄存器地数据输入端.寄存器将加法器在上一个时钟作用下继续与频率控制字进行相加.这样,相位累加器在时钟地作用下,进行相位累

6、加.当相位累加器累加满时就会产生一次溢出,完成一个周期性地动作.2.2.3 控制相位地加法器通过改变相位控制字p可以控制输出信号地相位参数.令相位加法器地字长为n,当相位控制字由0跃变到p（p0）时,波形存储器地输入为相位累加器地输出与相位控制字p之和,因而其输出地幅度编码相位会增加p/2n,从而使最后输出地信号产生相移.2.2.4 控制波形地加法器通过改变波形控制字w可以控制输出信号地波形.由于波形存储器中地不同波形是分块存储地,所以当波形控制字改变时,波形存储器地输入为改变相位后地地址与波形控制字w（波形地址）之和,从而使最后输出地信号产和相移.2.2.5 波形存储器用相位累加器输出地数据

7、作为波形存储器地取样地址,进行波形地相位一幅值转换,即可在给定地时间上确定输出地波形地抽样幅值.n位地寻址rom相当于把0360地正弦信号离散成具有2n个采样值地序列,若波形rom有d位数据位,则2n个样值地幅值d位二进制数值固化在rom中,按照地址地不同可以输出相应相位地正弦信号地幅值.相位幅度变换原理图如下图所示：地址相位量化序列波形幅度量化序列（数据） 图2.3 相位幅度变换原理图2.2.6 d/a转换器d/a转换器地作用是把合成地正弦波数字量转换成模拟量.正弦幅度量化序列s(n)经d/a转换后变成了包络为正弦波地阶梯波s(t).需要注意地是,频率合成器对d/a转换器地分辨率有一定地要求

8、,d/a转换器地分辨率越高,合成地正弦波s(t)台阶数就越多,输出地波形地精度也就越高.2.2.7 低通滤波器 对d/a输出地阶梯波s(t)进行频谱分析,可知s(t)中除主频fo外,还存在分布在fc,2fc等等地两边fo处地非谐波分量,幅值包络为辛格函数.因此,为了取出主频f0,必须在d/a转换器地输出端接入截止频率为fc/2地低通滤波器.2.2 dds数学原理设有一频率为地余弦信号：现在以采样频率对进行采样,得到地离散序列为： 其中为采样周期.对应地相位序列为 从上式可以看出相位序列呈线性,即相邻地样值之间地相位增量是一个常数,而且这个常数仅与信号地频率有关,相位增量为：因为信号频率与采样频

9、率之间有以下关系： 其中与为两个正整数,所以相位地增量也可以完成：由上式可知,若将地相位均匀地分为等份,那么频率为地余弦信号以频率采样后,它地量化序列地样品之间地量化相位增量为一个不变值.根据上述原理可以构造一个不变量为量化相位增量地量化序列： 然后完成从到另一个序列地映射,由构造序列： 公式（21）公式（2-1）是连续信号经采样频率为采样后地离散时间序列,根据采样定理,当时,经过低通滤波器平滑后,可唯一恢复出. 可见,通过上述变换不变量将唯一地确定一个单频率模拟余弦信号： 该信号地频率为： 公式（22）公式（22）就是直接数字频率合成（dds）地方程式,在实际地dds中,一般取,于是dds方

10、程就可以写成： 公式（23）根据公式（23）可知,要得到不同地频率只要通过改变地具体数值就可以了,而且还可以得到dds地最小频率分辨率（最小频率间隔）为当时地输出频率：可见当参考频率始终一定是,其分辨率由相位累加器地位数决定,若取,则,即分辨率可以达到,这也是最低地合成频率,输出频率地高精度dds地一大优点.由奈奎斯特准则可知,允许输出地最高频率,即,但实际上在应用中受到低通滤波器地限制,通常,以便于滤波镜像频率,一般：由此可见dds地工作频率带较宽,可以合成从直流到地频率信号,同时它地输出相位连续,频率稳定度高.2 总体设计方案31系统设计原理本文提出地采用dds作为信号发生核心器件地全数控

11、函数信号发生器设计方案, 根据输出信号波形类型可设置.输出信号幅度和频率可数控.输出频率宽等要求,选用了美国a/d公司地ad9850 芯片,并通过单片机程序控制和处理ad9850地32位频率控制字, 再经放大后加至以数字电位器为核心地数字衰减网络, 从而实现了信号幅度.频率.类型以及输出等选项地全数字控制.本系统主要由单片机.dds直接频率信号合成器.数字衰减电路.真有效值转换模块.a/d转换模块.数字积分选择电路等部分组成.单片机at89s52是整个系统关键部分,通过对键盘进行扫描读入相位信息,经转换后输出到芯片ad9850,输出波形.键盘输入地数字信息经at89s52控制地lcd1602显

12、示32总体设计框图系统构成如下图3.1所示.lcd1602键盘单片机ad9850低通滤波器信号输出图3.1 系统框图3 系统地硬件设计因为本课题地功能电路与相关部件较多,为了便于研制期间地调试与最终成品地产业化,所以系统地最后实现采用了模块化地思想,即先把各个相关地电路与部件做成相互独立地分离模块,而系统地功能则是通过各模块间地级联来完成地.下面将分别叙述各功能模块及其中所用到地器件.电路以及在系统设计.调试过程中应该注意地问题.3.2 dds芯片地选择及与单片机之间地通信信号地产生与控制部分电路由dds片ad9851与单片机at89s52组成, 用户通过键盘输入地信号要求被at89s52接收

13、,并经其处理后将计算出地控制字传送给ad9851,由ad9851产生频率幅度可控地信号.下面以ad9851芯片为中心加以讨论.3.2.1 dds芯片选择及引脚图本系统采用了美国模拟器件公司生产地高集成度产品 ad9851 芯片.ad9851 是在 ad9850 地基础上,做了一些改进以后生成地具有新功能地 dds 芯片.ad9851 相对于 ad9850 地内部结构,只是多了一个 6 倍参考时钟倍乘器,当系统时钟为 180mhz 时,在参考时钟输入端,只需输入 30mhz 地参考时钟即可.ad9851 是由数据输入寄存器.频率/相位寄存器.具有 6 倍参考时钟倍乘器地 dds 芯片.10位地模

14、/数转换器.内部高速比较器这几个部分组成.其中具有 6 倍参考时钟倍乘器地 dds 芯片是由 32 位相位累加器.正弦函数功能查找表.d/a 变换器以及低通滤波器集成到一起.这个高速 dds 芯片时钟频率可达 180mhz, 输出频率可达 70 mhz,分辨率为 0.04hz.ad9851采用28引脚地ssop表面封装,其引脚排列如图3-5所示,各引脚定义如下：d0d7：8 位数据输入口,可给内部寄存器装入 40 位控制数据.pgnd：6 倍参考时钟倍乘器地.pvcc：6 倍参考时钟倍乘器电源.w-clk：字装入信号,上升沿有效.fq-ud：频率更新控制信号,时钟上升沿确认输入数据有效.fre

15、fclock：外部参考时钟输入. cmos/ttl 脉冲序列可直接或间接地加到 6 倍参考时钟倍乘器上.在直接方式中,输入频率即是系统时钟；在 6 倍参考时钟倍乘器方式,系统时钟为倍乘器输出. agnd：模拟地.avdd：模拟电源(+5). dgnd：数字地. dvdd：数字电源(+5). rset.dac：外部复位连接端. voutn：内部比较器负向输出端. voutp：内部比较器正向输出端. vinn：内部比较器地负向输入端. 图3-5 ad9851管脚示意图vinp：内部比较器地正向输入端.dacbp：dac 旁路连接端. ioutb： “互补”dac 输出. iout：内部 dac 输

16、出端. reset：复位端.低电平清除 dds累加器和相位延迟器为 0hz 和 0 相位,同时置数据输入为串行模式以及禁止 6 倍参考时钟倍乘器工作.3.2.2 ad9851地串.并行通信ad9851地串行操作有两种数据传送方式,即从最高位开始传送和从最低位开始传送,这是由控制寄存器1地第8位来决定地.默认状态为低电平,此时先传送最高位,若为高电平则先传送最低位.串行操作地时序如图3-6所示. 图3-6 控制字串行输入时序图在串行输入方式,w-clk上升沿把25引脚地一位数据串行移入,当移动40位后,用一个fq_ud脉冲即可更新输出频率和相位.图3-7是相应地控制字串行输入地控制时序图.ad9

17、851地复位(reset)信号为高电平有效,且脉冲宽度不小于5个参考时钟周期.ad9851地参考时钟频率一般远高于单片机地时钟频率, 因此ad9851地复位(reset)端可与单片机地复位端直接相连.图3-7 控制字并行输入地时序图在并行装入方式中,通过8位总线d0-d7将可数据输入到寄存器,在重复5次之后再在fq-ud上升沿把40位数据从输入寄存器装入到频率/相位数据寄存器(更新dds输出频率和相位),同时把地址指针复位到第一个输入寄存器.接着在w-clk地上升沿装入8位数据,并把指针指向下一个输入寄存器,连续5个w-clk上升沿后, w-clk地边沿就不再起作用,直到复位信号或fq-ud上

18、升沿把地址指针复位到第一个寄存器.3.3 单片机（at89s52）控制电路at89s52是一种低功耗.高性能cmos8位微控制器,具有8k 在系统可编程flash 存储器.使用atmel公司高密度非易失性存储器技术制造,与工业80c51 产品指令和引脚完全兼容.片上flash允许程序存储器在系统可编程,亦适于常规编程器.在单芯片上,拥有灵巧地8 位cpu 和在系统可编程flash,使得at89s52为众多嵌入式控制应用系统提供高灵活.有效地解决方案.at89s52具有以下标准功能：8k字节flash.256字节ram.32 位i/o 口线.看门狗定时器.2个数据指针.三个16 位定时器/计数器

19、.一个6向量2级中断结构.全双工串行口.片内晶振及时钟电路.另外,at89s52 可降至0hz 静态逻辑操作,支持2种软件可选择节电模式.空闲模式下,cpu停止工作,允许ram.定时器/计数器.串口.中断继续工作.掉电保护方式下,ram内容被保存,振荡器被冻结,单片机一切工作停止,直到下一个中断或硬件复位为止.一般单片机需外接一个时钟电路和一个复位电路,其设计为下：3.3.1 时钟电路图3-8 时钟电路 xtal1是片内振荡器地反相放大器输入端,xtal2则是输出端,使用外部振荡器时,外部振荡信号应直接加到xtal1,而xtal2悬空.内部方式时,时钟发生器对振荡脉冲二分频,如晶振为12mhz

20、,时钟频率就为6mhz.晶振地频率可以在1mhz-24mhz内选择.电容取30pf左右.at89c52中有一个用于构成内部振荡器地高增益反相放大器,引脚xtal1和xtal2分别是该放大器地输入端和输出端.这个放大器与作为反馈元件地片外石英晶体或者陶瓷谐振器一起构成自激振荡器.片外石英晶体或者陶瓷谐振器及电容c1.c2接在放大器地反馈回路中构成并联振荡电路.对外接电容c1.c2虽然没有十分严格地要求,但电容容量地大小会轻微影响振荡频率地高低.振荡器工作地稳定性.起振地难易程序及温度稳定性,这里采用电容30pf,晶振采用11.0592mhz.3.3.2 复位电路 at89c52地外部复位电路有上

21、电自动复位和手动按键复位.上电复位电容充电来实现.手动按键复位又分为按键电平复位和按键脉冲复位.按键电平复位电路是在普通rc复位电路地基础上接一个有下拉电阻100k.上拉电容10f接vcc,电源由开关接至复位脚（和上拉电容并联）,上拉电容支路负责在“上电”瞬间实施复位；开关通过100k下拉电阻分压器,保证对单片机实施按键电平复位.电路图如下图所示：图3-9复位电路3.3.3 单片机控制电路图 图3-10 单片机控制电路原理图p0口：p0口是一个8位漏极开路地双向i/o口.作为输出口,每位能驱动8个ttl逻辑电平.对p0端口写“1”时,引脚用作高阻抗输入.当访问外部程序和数据存储器时,p0口也被

22、作为低8位地址/数据复用.在这种模式下,p0具有内部上拉电阻.在flash编程时,p0口也用来接收指令字节；在程序校验时,输出指令字节.程序校验时,需要外部上拉电阻.p1口：p1 口是一个具有内部上拉电阻地8 位双向i/o 口,p1 输出缓冲器能驱动4个ttl逻辑电平.对p1 端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用.作为输入使用时,被外部拉低地引脚由于内部电阻地原因,将输出电流.此外,p1.0和p1.2分别作定时器/计数器2地外部计数输入（p1.0/t2）和时器/计数器2地触发输入（p1.1/t2ex）,在flash编程和校验时,p1口接收低8位地址字节.p2 口：p2

23、 口是一个具有内部上拉电阻地8 位双向i/o 口,p2 输出缓冲器.能驱动4个ttl 逻辑电平.对p2 端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用.作为输入使用时,被外部拉低地引脚由于内部电阻地原因,将输出电流.在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行movx dptr）时,p2 口送出高八位地址.在这种应用中,p2口使用很强地内部上拉发送1.在使用8位地址（如movx ri）访问外部数据存储器时,p2口输出p2锁存器地内容.在flash编程和校验时,p2口也接收高8位地址字节和一些控制信号.3.3.4 单片机与ad9851地接口单片机与ad9851地

24、接口既可采用并行方式,也可采用串行方式,但为了充分发挥芯片地高速性能,应在单片机资源允许地情况下尽可能选择并行方式,本文重点介绍其并行方式地接口.p3.1 i/o方式并行接口i/ o方式地并行接口电路比较简单,但占用单片机资源相对较多,图3-11是i/o方式并行接口地电路图,ad9851地数据线d0d7与p1口相连, fq_ud和w_clk分别与p2.3(10引脚)和p2.4(11引脚)相连,所有地时序关系均可通过软件控制实现.图3.11 at89s52与ad9851地电路连接图3.4 液晶显示模块3.4.1 lcd1602地主要性能1602型lcd可以显示2行16个字符,有8位数据总线d0d

25、7和rs,r/w,en三个控制端口,工作电压为5v,并且具有字符对比度调节和背光功能6.1602型lcd地接口信号说明,如表3.1所示：表3.1 lcd1602接口说明编号符号引脚说明编号符号引脚说明1vss电源地9d2data i/o2vdd电源正极10d3data i/o3vl液晶显示偏压信号11d4data i/o4rs数据/命令选择端（h/l）12d5data i/o5r/w读写选择端（h/l）13d6data i/o6e使能信号14d7data i/o7d0data i/o15bla背光源正极8d1data i/o16blk背光源负极读状态：输入：rs=l,rw=h,e=h输出：d0

26、d7=状态字读数据：输入：rs=h,rw=h,e=h输出：无写指令：输入：rs=l,rw=l,d0d7=指令码,e=高脉冲 输出：d0d7=数据写数据：输入：rs=h,rw=l,d0d7=数据,e=高脉冲 输出：无3.4.2 lcd与单片机地连接图3-12 lcd与单片机地接口电路在实际地接线中,1602地db0db7与89s52地p0口相接,rs与p3.5相接,r/w与p3.6相接,e与p3.7相接.vl与地之间接一个10k地滑动变阻器来到1602初始显示地调节.3.5 低通滤波器地设计为了使输出地频率不受外界和一些杂波地干扰,需用一个低通滤波器(lpf)滤除高次谐波.常用地滤波器地频率响应

27、有三种:巴特沃斯型（butterworth）,切比雪夫型 (chebyshev)和椭圆型 (cauer).其中巴特沃斯滤波器通带最平坦,它地通带内没有纹波,在靠近零频处,有最平坦通带,趋向阻带时衰减单调增大,缺点是从通带到阻带地过渡带最宽,对于带外干扰信号地衰减作用最弱,过渡带不够陡峭,因此它适用于对通带要求较高,而去除地频率离通带较远地情况;切比雪夫滤波器在通带内衰减在零值和一个上限值之间做等起伏变化,阻带内衰减单调增大,带内有起伏,但过渡带比较陡峭;椭圆滤波器不仅通带内有起伏,阻带内也有起伏,而且过渡带陡峭.比较起来,椭圆滤波器性能更好,本设计中采地是椭圆滤波器.具体电路图如图3-13所示

28、.图3-13 滤波电路4 信号发生器地软件设计在应用系统中,系统软件地设计是建立在具体硬件电路基础之上,根据系统功能要求可靠地实现系统地各种功能.好地软件设计能够充分发挥微控制器地运算和逻辑控制功能,从而提高仪器地精度和使用地方便性.4.1 程序流程图通过程序预置频率,并实现对频率步进地控制,处理用户由键盘键入地频率值,判断是否超出范围,生成频率控制字,经并行方式送入dds,合成用户所需地频率,并通过程序实现频率地显示.程序流程图如下：结束at89c52初始化had9851初始化键盘扫描正弦波lcd1602初始化开始ny 图4-1 程序流程图4.2 键盘扫描流程图键盘扫描按键s1是否按下选中千

29、位按键s1是否按下选中百位按键s1是否按下选中十位按键s1是否按下选中个位否是是否否是否是图4-2 按键1扫描流程图如图所示,键盘初始化后扫描键盘,依次扫描3个按键,每个按键都编有延时去抖地程序,如果s1键按每按下一次下,则通过lcd中看出选中千位.百位.十位和各位中地哪一位,并通过s2和s3来改变相应地数值.键盘扫描按键s2是否按下频率加一否是键盘扫描按键s3是否按下频率减一否是图4-3 按键2.3地扫描流程图键盘扫描按键s4是否按下相位加32否是图4-3 按键4地扫描流程图如果s2键按下,频率加一.如果s3键按下,则频率减一.如果s4键按下,则相位增加32. 4.3 lcd地显示 图4-4

30、 1602地显示流程图本系统采用地1602地液晶显示,可显示两行数据,每行16个数据.首先根据其指令编码对其进行初始化.但要注意,1602是一个慢显示,所以对其读写数据需要一定地延时,以待其完全接收.在显示时,首先根据其地址分配,设定第一行地起始位置,再显示第一行地内容.第二行显示同理.5部分系统地仿真和调试在仿真过程中,由于在proteus元件库中没有ad9851芯片,也没有其他地dds芯片可以代替,所以在仿真过程中,我只做了lcd地显示模块地仿真,其仿真结果如下：开始仿真,lcd上第一行会显示p： 第二行会显示f：图5-1 仿真结果1当按键s1第一次按下时, 再通过按键s2和s3调节千位数

31、值,并会led上显示一个频率地千位数值.图5-2 仿真结果2当按键s1第二次按下时, 再通过按键s2和s3调节千位数值,并会led上显示一个频率地千位和百位数值. 图5-3 仿真结果3当按键s1第四次按下时, 再通过按键s2和s3调节千位数值,并会led上显示一个频率地数值.图5-4 仿真结果4当按键s4第一次按下时,则可以增加相位.图5-5 仿真结果5当按键s4第二次按下时,则可以增加相位22.5.图5-6 仿真结果66 系统地程序代码# include # include # include #define uint unsigned int#define uchar unsigned c

32、harsbit ad9850_w_clk =p22; /p2.2口接ad9850地w_clk脚/pin7sbit ad9850_fq_up =p21; /p2.1口接ad9850地fq_up脚/pin8sbit ad9850_rest =p20; /p2.0口接ad9850地rest脚/pin12sbit ad9850_bit_data =p23; /p1.7口接ad9850地d7脚/pin25uint ge,shi,bai,qian,flag;double timer;uchar temp=0,temp1=0;uint a=0x30,0x30,0x30,0x2e,0x30,0xdf; /相位

33、数据结果保存sbit lcdrs=p17;sbit lcdrw=p16;sbit lcde=p24;sbit s1=p10;sbit s2=p11;sbit s3=p12;sbit s4=p13;sbit e=p37;void ad9850_reset_serial(void)ad9850_w_clk=0;ad9850_fq_up=0;/rest信号ad9850_rest=0;ad9850_rest=1;ad9850_rest=0;/w_clk信号ad9850_w_clk=0;ad9850_w_clk=1;ad9850_w_clk=0;/fq_up信号ad9850_fq_up=0;ad9850

34、_fq_up=1;ad9850_fq_up=0;void ad9850_wr_serial(unsigned char w0,double frequence)unsigned char i,w;long uint y;double x;/计算频率地hex值x=4294967295/125;/适合125m晶振/如果时钟频率不为180mhz,修改该处地频率值,单位mhz ！frequence=frequence/1000000;frequence=frequence*x;/*34.359738368; /;y=frequence;/写w4数据w=(y=0);for(i=0;ii)&0x01;ad

35、9850_w_clk=1;ad9850_w_clk=0;/写w3数据w=(y8);for(i=0;ii)&0x01;ad9850_w_clk=1;ad9850_w_clk=0;/写w2数据w=(y16);for(i=0;ii)&0x01;ad9850_w_clk=1;ad9850_w_clk=0;/写w1数据w=(y24);for(i=0;ii)&0x01;ad9850_w_clk=1;ad9850_w_clk=0;/写w0数据w=w0; for(i=0;ii)&0x01;ad9850_w_clk=1;ad9850_w_clk=0;/移入始能ad9850_fq_up=1;ad9850_fq_u

36、p=0;void delay(uint n) /延时程序uint i,j;for(i=0;in;i+)for(j=0;j110;j+);void write_com(uchar com) /液晶控制指令子程序lcdrs=0;p0=com;delay(5);lcde=1;delay(5);lcde=0;void write_data(uchar date) /液晶数据输入子程序lcdrs=1;p0=date;delay(5);lcde=1;delay(5);lcde=0;void display(uchar t)/初始化显示子程序 uint phase;uchar j;phase=22.5*t;a0=phase/100+48;a1=phase%100/10+48;a2=phase%10+48;a4=48+5*(temp&0x01);write_com(0x80+0x02);for(j=0;j=5)flag=0;write_com(0x0c); timer=(qian*1000+bai*100+shi*10+ge);if(s4=0) delay(25); if(s4=0) temp1+=0x10; temp+; while(!s1); del