Altium信号完整性分析

1、Copyright 2006 Altium LimitedA L T I U M L I M I T E D信号完整性分析信号完整性分析Signal IntegrityBy Tonny.Ma Copyright 2006 Altium Limited2v一、信号完整性分析原理一、信号完整性分析原理v二、二、Altium Designer 6Altium Designer 6的的SISI分析工具分析工具v三、高速布线分析三、高速布线分析v四、讨论和问答四、讨论和问答主要内容Copyright 2006 Altium Limited3一、信号完整性分析原理一、信号完整性分析原理 1.1.信号完整性

2、信号完整性 2.2.传输线理论传输线理论 3. 3.反射分析反射分析 4. 4.串扰分析串扰分析 5.5.电源分布系统电源分布系统二、二、Altium Designer 6Altium Designer 6的的SISI分析工具分析工具三、高速布线分析三、高速布线分析四、讨论和问答四、讨论和问答主要内容Copyright 2006 Altium Limited4信号完整性分析定义信号完整性分析定义信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性 是指当在需要的时候，具有所必需达到的电压电平数值。具体主要包括串扰、反射、过冲与下冲、振荡、信号延迟等。 反射反射(reflection)(

3、reflection) 反射和我们所熟悉的光经过不连续的介质时都会有部分能量反射回来一样，就是信号在传输线上的回波现象。在高速的PCB中导线必须等效为传输线，按照传输线理论，如果源端与负载端具有相同的阻抗，反射就不会发生了。如果反射信号很强，叠加在原信号上，很可能改变逻辑状态，导致接收数据错误。一般布线的几何形状、不正确的线端接、布线策略、经过连接器的传输及电源平面的不连续等因素均会导致此类反射。Copyright 2006 Altium Limited5信号完整性分析定义信号完整性分析定义 串扰（串扰（crosstalkcrosstalk） 串扰是相邻两条信号线之间的不必要的耦合，信号线之间

4、的互感和互容引起线上的噪声。因此也就把它分为感性串扰和容性串扰，分别引发耦合电流和耦合电压。当信号的边沿速率低于lns时，串扰问题就应该考虑了。如果信号线上有交变的信号电流通过时，会产生交变的磁场，处于磁场中的相邻的信号线会感应出信号电压。一般PCB板层的参数、信号线间距、驱动端和接收端的电气特性及信号线的端接方式对串扰都有一定的影响。 过冲过冲(overshoot)(overshoot)和下冲和下冲(undershoot)(undershoot) 过冲是由于电路切换速度过快以及上面提到的反射所引起的信号跳变，也就是信号第一个峰值超过了峰值或谷值的设定电压。下冲是指下一个谷值或峰值。过分的过冲

5、能够引起保护二极管工作，导致过早地失效，严重的还会损坏器件。过分的下冲能够引起假的时钟或数据错误。它们可以通过增加适当端接予以减少或消除。Copyright 2006 Altium Limited6信号完整性分析定义信号完整性分析定义 振铃振铃(ringing)(ringing) 振荡的现象是反复出现过冲和下冲。信号的振铃由传输线上过振荡的现象是反复出现过冲和下冲。信号的振铃由传输线上过度的电感和电容引起的接收端与传输线和源端的阻抗不匹配而产生的，度的电感和电容引起的接收端与传输线和源端的阻抗不匹配而产生的，通常发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能通常发生在逻辑电平门限附

6、近，多次跨越逻辑电平门限会导致逻辑功能紊乱。振铃由反射等多种因素引起的，振铃可以通过适当的端接或是改紊乱。振铃由反射等多种因素引起的，振铃可以通过适当的端接或是改变变PCBPCB参数予以减小，但是不可能完全消除。参数予以减小，但是不可能完全消除。 信号延迟信号延迟(delay)(delay) 电路中只能按照规定的时序接收数据，过长的信号延迟可能导电路中只能按照规定的时序接收数据，过长的信号延迟可能导致时序和功能的混乱，在低速的系统中不会有问题，但是信号边缘速率致时序和功能的混乱，在低速的系统中不会有问题，但是信号边缘速率加快，时钟速率提高，信号在器件之间的传输时间以及同步时间就会缩加快，时钟速

7、率提高，信号在器件之间的传输时间以及同步时间就会缩短。驱动过载、走线过长都会引起延时。必须在越来越短的时间预算中短。驱动过载、走线过长都会引起延时。必须在越来越短的时间预算中要满足所有门延时，包括建立时间，保持时间，线延迟和偏斜。要满足所有门延时，包括建立时间，保持时间，线延迟和偏斜。 Copyright 2006 Altium Limited7一、信号完整性分析原理一、信号完整性分析原理 1.1.信号完整性信号完整性 2.2.传输线理论传输线理论 3. 3.反射分析反射分析 4. 4.串扰分析串扰分析 5.5.电源分布系统电源分布系统二、二、Altium Designer 6Altium D

8、esigner 6的的SISI分析工具分析工具三、高速布线分析三、高速布线分析四、讨论和问答四、讨论和问答主要内容Copyright 2006 Altium Limited8传输线理论传输线理论1.什么时候必须作为传输线考虑？简单的说，传输线是由两条有一定长度的导线组成。如信号在走线上的传输时间大于电平跳变上升/下降时间的一半，则该走线判定为传输线。2.传输线的定义传输线由两个具有一定长度的导体组成，一个导体用来发送信号，另一个用来接收信号(切记“回路”取代“地”的概念)。3.传输线模型传输线模型段由串联电阻和电感、并联电容组成 。Copyright 2006 Altium Limited9传

9、输线理论传输线理论）（LjRlZs)(11CjGlYZPPCopyright 2006 Altium Limited10传输线理论传输线理论LCd当信号频率很高 我们针对上述传输线模型分析得到如下3个结论：当信号频率100KHz时，传输线的特征阻抗为当信号频率100KHz时，传输线的单位长度传输延时为当信号频率100KHz时，传输线的单位长度损耗为CLZ02200GZZRCopyright 2006 Altium Limited11一、信号完整性分析原理一、信号完整性分析原理 1.1.信号完整性信号完整性 2.2.传输线理论传输线理论 3. 3.反射分析反射分析 4. 4.串扰分析串扰分析 5

10、.5.电源分布系统电源分布系统二、二、Altium Designer 6Altium Designer 6的的SISI分析工具分析工具三、高速布线分析三、高速布线分析四、讨论和问答四、讨论和问答主要内容Copyright 2006 Altium Limited12反射分析反射分析 当驱动器发射一个信号进入传输线时，信号的幅值取决于电压、驱动器的内阻和传输线的阻抗。驱动器端看到的初始电压决定于内阻和线阻抗的分压。初始电压Vi将沿着传输线传播直到它到达终端。Vi的幅值决定于内阻和线阻抗之间的分压： Copyright 2006 Altium Limited13反射分析反射分析如果传输线末端终接的阻

11、抗正好和线的特征阻抗匹配时，幅值为Vi的信号端接到地，这样电压Vi将保持直到信号源再次转变。这种情况下电压Vi是直流稳态值。否则，如果传输线的末端出现的阻抗不同于传输线特征阻抗，信号的一部分端接到地，而信号的剩余部分将沿着传输线向源头端反射回去。反射系数决定了反射回去的信号数量，它被定义为给定节点上的反射电压和入射电压的比值。反射系数计算如下： Copyright 2006 Altium Limited14反射分析反射分析Copyright 2006 Altium Limited15反射分析反射分析Copyright 2006 Altium Limited16反射分析反射分析 为了最小化反射的

12、负面影响，通常采用的有效方法就是给传输线两端终接一个等于特征阻抗的阻抗，并消除反射。 当传输线源端设计成匹配于传输线特征阻抗时，总线被认为是源端终接的。此时，因为反射系数为0，任何由于在线远端存在的阻抗不连续（如开路）所产生的反射将在其达到源端时被消除。 有多种方式实现这些终接方法。每种方法都有各自的优点和缺点。端接类型相对成本信号时延功率耗费临界参数特性串接方式低显著低Rs=Z0=R0良好的DC噪声并接方式低很小高R=Z0功耗太大Thevenin方式中很小高R=2 * Z0大功率CMOS二极管方式高很小低无极限过冲，振铃RC方式中很小中R=Z0,C=20600pF带宽阻碍Copyright

13、2006 Altium Limited17一、信号完整性分析原理一、信号完整性分析原理 1.1.信号完整性信号完整性 2.2.传输线理论传输线理论 3. 3.反射分析反射分析 4. 4.串扰分析串扰分析 5.5.电源分布系统电源分布系统二、二、Altium Designer 6Altium Designer 6的的SISI分析工具分析工具三、高速布线分析三、高速布线分析四、讨论和问答四、讨论和问答主要内容Copyright 2006 Altium Limited18串扰分析串扰分析 串扰是由电磁耦合形成的，耦合分为容性耦合和感性耦合两种。容性耦合是由于干扰源（Aggressor）上的电压变化在

14、被干扰对象（Victim）上引起感应电流从而导致的电磁干扰，而感性耦合则是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰。因此，信号在通过一导体时会在相邻的导体上引起两类不同的噪声信号：容性耦合信号与感性耦合信号。Copyright 2006 Altium Limited19串扰分析串扰分析Copyright 2006 Altium Limited20串扰分析串扰分析串扰的大小与传输线的并行耦合长度L和间距P有关，耦合长度越短，间距越大，串扰就越小。 电流反向时的串扰要大于电流同向时的串扰。 随着动态信号频率的增加，静态线上的串扰幅值也随之增加，频率越高，串扰幅值

15、增加得越快。 信号的上升/下降时间或边沿变化（上升沿和下降沿）对串扰的影响很大，边沿变化越快，串扰越大。PCB板层之间的电介质层的厚度对串扰的影响很大，对于同一布线结构，当电介质层的厚度增大一倍时，串扰明显加大了，反之，当电介质层厚度减小时，串扰有明显减小。对于同样的电介质层厚度，带状传输线的串扰要小于微带传输线的串扰 如果给动态线和静态线端接电阻，使之待到阻抗匹配，即= ，就能有效抑制串扰。 Copyright 2006 Altium Limited21串扰分析串扰分析1.将两条传输线之间的距离S增大到规则允许的最大情况。 2在设计目标阻抗时，应该尽量使导体靠近地平面（例如，最小化H）。使得

16、传输线可以紧密地与地平面进行耦合，这样可以减少对临近信号线的干扰。 3对于要求严格的网络在系统设计允许时可以使用差分线技术，比如系统时钟信号。 4如果相邻层的传输线有较严重的耦合存在（如层和）时，走线时应彼此正交。 5如果有可能，信号线应该设计成带状线或埋式微带线，以消除传输速度的变化。 6最小化信号间平行走线的长度。 7妥善布局，防止布线时出现拥挤。 8尽量使用上升边沿慢的器件，但是使用此方法要非常小心，否则容易产生负面影响。 Copyright 2006 Altium Limited22一、信号完整性分析原理一、信号完整性分析原理 1.1.信号完整性信号完整性 2.2.传输线理论传输线理论

17、 3. 3.反射分析反射分析 4. 4.串扰分析串扰分析 5.5.电源分布系统电源分布系统二、二、Altium Designer 6Altium Designer 6的的SISI分析工具分析工具三、高速布线分析三、高速布线分析四、讨论和问答四、讨论和问答主要内容Copyright 2006 Altium Limited23电源分布系统电源分布系统n电源分布系统Power Distribution System（PDS）n当电源、地层之间存在足够的去耦电容后，其交流阻抗极小，交流信号可以在任何一层上传输。换言之，对于交流信号而言，电源、地层是没有区别的，可以统称为平面（Plane）n平面（Pla

18、ne）为电流回路提供最低阻抗回路nPDS阻抗需要的电流百分数）允许电压波动的比率（电源电压100PDSZCopyright 2006 Altium Limited24设计目标为数字信号提供稳定的电压参考为逻辑电路提供低阻抗的接地连接为逻辑电路提供低阻抗的电源连接为电源和地提供低交流阻抗的通路公共通路阻抗I+-VNCopyright 2006 Altium Limited25设计目标 为数字电路正常工作提供电源公共通路阻抗将产生电源和地电位差 XPSW = ESR + 2f ESL ESR电源分布系统寄生电阻。低频或直流情况下，是造成电源电位差的主要原因。 ESL电源分布系统寄生电感。高频情况下

19、，交变电流将在寄生电感上产生电源电位差，其幅度远大于寄生电阻的影响。Copyright 2006 Altium Limited26设计规则设计规则PDS必须为电路正常工作提供稳定的、无噪声的电压和电流为数字信号提供稳定的电压参考对于每一个电路来说，PDS应当被视为独立的、相互隔离的，以保证噪声不能通过PDS耦合到其他电路电源、地平面（线）之间应具有尽可能小的交流阻抗PDS必须为信号提供无干扰的回流通路电源、地平面应同时具备空间电场的屏蔽作用尽可能采用平面设计，或保持电源和地线尽可能短和宽，避免“梳状”地线“背靠背”的电源和地层设计，具有最小的PDS阻抗，并具备高频去耦作用，能有效抑制高频噪声配

20、置足够的、均匀分布的去耦电容在数模混合设计中，应为数字电路和模拟电路分别提供独立的PDS大量的不同逻辑电平、不同噪声容限的电路（如TTL、ECL等）在混合设计中，应为它们分别提供独立的PDS不同的电源、地层应相对隔离，不直接叠压Copyright 2006 Altium Limited27叠层结构叠层结构叠层结构的设计主要考虑以下因素稳定、低噪声、低交流阻抗的PDS传输线结构要求传输线特性阻抗要求串扰噪声抑制空间电磁干扰的吸收和屏蔽结构对称，防止变形在高速数字设计中的一般规则是电源层数 + 地层数 = 信号层数电源层和地层尽可能成对设计，并至少有一对是“背靠背”设计采用带状线结构，关键信号传输

21、应采用对称带状线Copyright 2006 Altium Limited28电流回路n基本概念 所有电流必须有流回源的回路。该回路的产生会自动寻找最小阻抗的路径。通常在具有电源/地层平面的PCB结构中，会直接在信号线下方的平面上（电源或地）。该回流信号（电流）与原信号（电流）幅度相同、方向相反。20)/(11)(HDHIDiI0 信号总电流，AH 信号线到参考平面的距离，mD 观测点到信号线中心的垂直距离，mi(D) 观测点的回流电流密度，A/inCopyright 2006 Altium Limited29电流回路n环路面积 信号和回流信号通路构成了一个闭合回路。随着环路面积的增大，将产生

22、更多的差模辐射噪声，且更易于受外界干扰的影响。V/m6 . 22RfIAEL）（A 环路面积，cm2IL 环路电流，Af 频率，MHzR 观测点到电场中心的距离，mCopyright 2006 Altium Limited30电流回路n参考平面的开槽 不适当的参考平面的开槽，将增加信号的环路面积。参考平面的开槽DWCopyright 2006 Altium Limited31电流回路电流回路连接器的隔离盘 连接器在参考平面上不适当的隔离盘，将增加信号的环路面积。Copyright 2006 Altium Limited32电流回路信号环路面积增加，将产生额外的感抗，减慢信号边沿速率，并在临近信

23、号线上产生互感串扰。)ln(5WDDL nH0/901022.2ZLTRL290102/9010)()(TTTrRLCLTr4.3（长线）（短线）0ZTLVVrcrosstalk（长线）2)(52. 1rcrosstalkTLCVV（短线）Copyright 2006 Altium Limited33去耦电容去耦电容去耦电容低频大容量电容（bulk）高频去耦电容多层陶瓷片式电容的材料选择表面贴装电容的布局和布线多层PCB中的平面电容埋入式电容Copyright 2006 Altium Limited34去耦电容去耦电容去耦作用去耦作用消除高频开关电路产生的RF能量，为电路提供一个低阻抗本地直流

24、源完成去耦作用的前提，是保证在电源分布系统具有较低的交流阻抗Copyright 2006 Altium Limited35低频大容量电容低频大容量电容在所有的信号管脚开关同时处于最大的容性负载条件时，提供稳定的直流电压、电流通常选用大容量钽电容，电压额定值一般为电路额定工作电压的2倍放置位置 时钟电路附近 输入/输出连接处 大功耗电路附近 远离电源馈入点的位置Copyright 2006 Altium Limited36低频大容量电容的选择步骤PSWMAXPSWLXF2MAXPSWbypassXFC21n计算电路的最大交变电流（I）n给出电路所允许的最大电源电位差噪声（ V）n计算电路所允许的

25、最大XMAX = V / In给出电源、地分布线的寄生电感LPSWn计算电源、地分布线的最高响应频率FPSWn计算去耦所需要的最小电容值Cbypassn根据去耦电容的引脚电感LC，计算其最高响应频率FbypassCMAXbypassLXF2Copyright 2006 Altium Limited37高频去耦电容n高频去耦电容为电路提供本地的低阻抗直流源n高频去耦电容的阻抗必须小于XPSW自谐振频率需抑制的时钟谐波频率提供电路瞬态工作能量+CLDCLPDSCbypass-Copyright 2006 Altium Limited38高频去耦电容的选择步骤rMAXkneeMAXtotTXFXL2

26、totCLLN MAXbypassparallelXFC21n计算系统在高频下正常工作所能允许的电感Ltotn给出电容的引脚电感LCn计算并联电容的数目Nn计算并联电容值CParalleln计算每一个电容的值CelementCopyright 2006 Altium Limited39多层陶瓷片式电容的材料选择多层陶瓷片式电容的材料选择通常使用的材料有三种 NP0 X7R Z5UX7R是去耦应用的最佳选择 介电常数介于NP0和Z5U之间 相对于Z5U，具有较好的温度和电压系数 相对于NP0，具有较高的ESR和较差的温度和电压系数 相同的封装下，电容值的范围比NP0宽Copyright 2006

27、 Altium Limited40表面贴装电容的布局和布线表面贴装电容的布局和布线不同的布局，产生的寄生电感的数值相差很大应采用较大的过孔电容焊盘到过孔的引线应尽可能短和宽Copyright 2006 Altium Limited41多层多层PCBPCB中的平面电容中的平面电容多层PCB中直接相邻（“背靠背”）的电源和地平面构成了一个具有最小交流阻抗的平面电容平面电容具有最好的高频特性drdACrplane225. 0A 平面重叠面积，in2d 间隔距离，inr 绝缘介质的介电常数pF例如：当采用FR-4材料（r=4.5) ， d=0.01 in时， Cplane= 100pF/in2Copy

28、right 2006 Altium Limited42埋入式电容原理埋入式电容原理C =0.225 x A xr dAPowerDielectricGroundd若若r = 90，则，则C = 5nf/in2Copyright 2006 Altium Limited43埋入式电容设计埋入式电容设计1 - Comp2 - Signal3 - Power4 - Ground5 - Signal6 - WireCORECORECap CORE6 Layer / 3 Core ConstructionCopyright 2006 Altium Limited44高速数字设计中典型的PDSCopyrig

29、ht 2006 Altium Limited45地电平抖动L1L2L3ICLRL芯片内部电源PCB电源芯片内部地PCB地n地电平抖动Ground Bounce（GB）nGB的起因Copyright 2006 Altium Limited46地电平抖动nGB现象Copyright 2006 Altium Limited47地电平抖动n抑制GB的一般方法n采用较小的封装形式n采用适当的电源、地数目和合理布局n减小输出电压摆幅n限制同时同相转换状态的输出单元数目n增加传输线的特性阻抗n减少容性负载n在输出端串接阻尼电阻Copyright 2006 Altium Limited48一、信号完整性分析原

30、理一、信号完整性分析原理二、二、Altium Designer 6Altium Designer 6的的SISI分析工具分析工具三、高速布线分析三、高速布线分析四、讨论和问答四、讨论和问答主要内容Copyright 2006 Altium Limited49Altium Designer的信号完整性分析的信号完整性分析Altium Designer的SI功能包含了布线前（即原理图设计阶段）及布线后（PCB版图设计阶段）两部分SI分析功能；采用成熟的传输线计算方法，以及I/O缓冲宏模型IBIS(Input/Output buffer information specification)进行仿真。

31、基于快速反射和串扰模型，信号完整性分析器使用完全可靠的算法，从而能够产生出准确的仿真结果。布线前的阻抗特征计算和信号反射的信号完整性分析，用户可以在原理图环境下运行SI仿真功能，对电路潜在的信号完整性问题进行分析，如阻抗不匹配等因素。更全面的信号完整性分析是在布线后PCB版图上完成的，它不仅能对传输线阻抗、信号反射和信号间串扰等多种设计中存在的信号完整性问题以图形的方式进行分析，而且还能利用规则检查发现信号完整性问题，同时，Altium Designer还提供一些有效的终端选项，来帮助您选择最好的解决方案。Copyright 2006 Altium Limited50Altium Design

32、er的信号完整性分析的信号完整性分析如何在如何在Altium Designer内进行信号完整性分析：内进行信号完整性分析：1、仿真电路中需要至少一块集成电路；2、器件的IBIS模型；3、在规则中必须设定电源网络和地网络；4、建立SI规则约束；5、层堆栈必须设置正确，电源平面必须连续；注意：不论是在PCB或是在原理图环境下，进行信号完整性分析，设计文件必须在工程当中，如果设计文件是作为Free Document出现的，则不能运行信号完整性分析。正确设置板层的厚度、Core和Prepreg等参数。Copyright 2006 Altium Limited51Altium Designer的信号完整

33、性分析的信号完整性分析布线前（即原理图设计阶段）布线前（即原理图设计阶段）SI分析概述分析概述- 用户如需对项目原理图设计进行SI仿真分析， Altium Designer要求必须建立一个工程项目名称。在原理图SI分析中，系统将采用在SI Setup Option对话框设置的传输线平均线长和特征阻抗值；仿真器也将直接采用规则设置中信号完整性规则约束，如激励源和供电网络等，同时，允许用户直接在原理图编辑环境下放置PCB Layout图标，直接对原理图内网络定义规则约束。- 当建立了必要的仿真模型后，在原理图编辑环境的菜单中选择Tools - Signal Integrity命令，运行仿真。Cop

34、yright 2006 Altium Limited52Altium Designer的信号完整性分析的信号完整性分析布线后（即布线后（即PCB版图设计阶段）版图设计阶段）SI分析概述分析概述- 用户如需对项目PCB版图设计进行SI仿真分析， Altium Designer要求必须在项目工程中建立相关的原理图设计。此时，当用户在任何一个原理图文档下运行SI分析功能将与PCB版图设计下允许SI分析功能得到相同的结果。- 当建立了必要的仿真模型后，在PCB编辑环境的菜单中选择Tools - Signal Integrity命令，运行仿真。- 当遇到个别原理图元器件符号并未放置在PCB版图设计，用户

35、可以利用Altium Designer提供的器件关联功能，即菜单Project - Component Links命令；在PCB版图设计SI分析中，未布线的网络将采用曼哈顿（Manhattan）长度算法计算引脚间的传输线长度。Copyright 2006 Altium Limited53Altium Designer的信号完整性分析的信号完整性分析实例演示：一、在Altium Designer设计环境下，选择FileOpen Project,选择安装目录下Altium Designer 6ExamplesReference Design4 Port Serial Interface4 Port

36、 Serial Interface.Prjpcb，进入PCB编辑环境，图2.图2Copyright 2006 Altium Limited54Altium Designer的信号完整性分析的信号完整性分析选择Design/Layer Stack Manager，配置好相应的层后，选择Impedance Calculation，配置板材的相应参数如图3所示，本例中为缺省值。图 3Copyright 2006 Altium Limited55Altium Designer的信号完整性分析的信号完整性分析选择Design/Rules选项，在Signal Integrity一栏设置相应的参数，如图4所

37、示。首先设置Signal Stimulus（信号激励），右键点击Signal Stimulus，选择New rule，在新出现的Signal Stimulus界面下设置相应的参数，本例为缺省值。图 4Copyright 2006 Altium Limited56Altium Designer的信号完整性分析的信号完整性分析接下来设置电源和地网络，右键点击Supply Net，选择New Rule，在新出现的Supplynets界面下，将Voltage设置为0如图5所示，按相同方法再添加Rule，将Voltage设置为5。其余的参数按实际需要进行设置。最后点击OK推出。图 5Copyright

38、2006 Altium Limited57Altium Designer的信号完整性分析的信号完整性分析选择ToolsSignal Integrity，在弹出的窗口中(图6)选择Model Assignments，就会进入模型配置的界面（图7）。图6Copyright 2006 Altium Limited58Altium Designer的信号完整性分析的信号完整性分析图7Copyright 2006 Altium Limited59Altium Designer的信号完整性分析的信号完整性分析在图4所示的模型配置界面下，能够看到每个器件所对应的信号完整性模型，并且每个器件都有相应的状态与之

39、对应，关于这些状态的解释见图8：图8Copyright 2006 Altium Limited60Altium Designer的信号完整性分析的信号完整性分析修改器件模型的步骤如下：1、双击需要修改模型的器件（U1）的Status部分，弹出相应的窗口如图92、在Type选项中选择器件的类型，3、在Technology选项中选择相应的驱动类型，4、也可以从外部导入与器件相关联的IBIS模型，点击 Import IBIS，选择从器件厂商那里得到的IBIS 模型即可。5、模型设置完成后选择OK，退出。Copyright 2006 Altium Limited61Altium Designer的信号

40、完整性分析的信号完整性分析图9Copyright 2006 Altium Limited62Altium Designer的信号完整性分析的信号完整性分析二、在图7所示的窗口，选择左下角的Update Models in Schematic，将修改后的模型更新到原理图中。三、在图7所示的窗口，选择右下角的Analyze Design，在弹出的窗口中（图10）保留缺省值，然后点击Analyze Design选项，系统开始进行分析。四、图11为分析后的网络状态窗口，通过此窗口中左侧部分可以看到网络是否通过了相应的规则，如过冲幅度等，通过右侧的设置，可以以图形的方式显示过冲和串扰结果。选择左侧其中一

41、个网络TXB，右键点击，在下拉菜单中选择Details，在弹出的如图12所示的窗口中可以看到针对此网络分析的详细信息。Copyright 2006 Altium Limited63Altium Designer的信号完整性分析的信号完整性分析图10Copyright 2006 Altium Limited64Altium Designer的信号完整性分析的信号完整性分析图11Copyright 2006 Altium Limited65Altium Designer的信号完整性分析的信号完整性分析图12Copyright 2006 Altium Limited66Altium Designer

42、的信号完整性分析的信号完整性分析五、下面以图形的方式进行反射分析，双击需要分析的网络TXB，将其导入到窗口的右侧如图13所示。图13Copyright 2006 Altium Limited67Altium Designer的信号完整性分析的信号完整性分析选择窗口右下角的Reflections，反射分析的波形结果将会显示出来如图14图14Copyright 2006 Altium Limited68Altium Designer的信号完整性分析的信号完整性分析右键点击TXB_U1.13_NoTerm,如图15在弹出的列表中选择Cursor A和Cursor B，然后可以利用它们来测量确切的参数

43、。测量结果在Sim Data窗口如图16所示。图15Copyright 2006 Altium Limited69Altium Designer的信号完整性分析的信号完整性分析图16Copyright 2006 Altium Limited70Altium Designer的信号完整性分析的信号完整性分析六、返回到图11所示的界面下，窗口右侧给出了几种端接的策略来减小反射所带来的影响，选择Serial Res如图18所示，将最小值和最大值分别设置为25和125，选中Perform Sweep选项，在Sweep steps选项中填入10，然后，选择Reflections，将会得到如图19所示的分析波形。选择一个满足需求的波形，能够看到此波形所对应的阻值如图17，最后根据此阻值选择一个比较合适的电阻串接在PCB中相应的网络上即可。图17Copyright 2006 Altium Limited71Altium Designer的信号完整性分析的信号完整性分析图18Copyright 2006 Altium Limited72Altium Designer的信号完整性分析的信号完整性分析图19Copyright 2006 Altium Limited73Altium Designer的信号完整性分析的信号完整