CH02PPT教学课件

1、教学基本要求教学基本要求1 1、熟悉逻辑代数常用基本定律、恒等式熟悉逻辑代数常用基本定律、恒等式和规则。和规则。3 3、熟悉硬件描述语言、熟悉硬件描述语言Verilog HDL。2 2、掌握逻辑代数的变换和卡诺图化简法。、掌握逻辑代数的变换和卡诺图化简法。第1页/共69页 2.1.1 逻辑代数的基本定律和恒等式逻辑代数的基本定律和恒等式2.1 逻辑代数逻辑代数2.1.3 逻辑函数的代数化简法逻辑函数的代数化简法2.1.2 逻辑代数的基本规则逻辑代数的基本规则第2页/共69页2.1 逻辑代数逻辑代数 逻辑代数逻辑代数又称布尔代数又称布尔代数。它是分析和设计现代数字逻辑电路不可缺少的数学工它是分析

2、和设计现代数字逻辑电路不可缺少的数学工具。逻辑代数有一系列的定律、定理和规则，用于对数学表达式进行处理，以完成具。逻辑代数有一系列的定律、定理和规则，用于对数学表达式进行处理，以完成对逻辑电路的化简、变换、分析和设计。对逻辑电路的化简、变换、分析和设计。 逻辑关系指的是事件产生的条件和结果之间的因果关系。逻辑关系指的是事件产生的条件和结果之间的因果关系。在数字电路中往往是将事情的条件作为输入信号，而结果用输在数字电路中往往是将事情的条件作为输入信号，而结果用输出信号表示。条件和结果的两种对立状态分别用逻辑出信号表示。条件和结果的两种对立状态分别用逻辑“1” 和和“0”表示。表示。第3页/共69

3、页1 1、基本公式基本公式交换律：交换律： A + B = B + AA B = B A结合律：结合律：A + B + C = (A + B) + C A B C = (A B) C 分配律：分配律：A + BC = ( A + B )( A + C )A ( B + C ) = AB + AC A 1 = AA 0 = 0A + 0 = AA + 1 = 10 0、1 1律：律：A A = 0A + A = 1互补律：互补律：2.2.1.11.1逻辑代数的基本定律和恒等式逻辑代数的基本定律和恒等式第4页/共69页重叠律重叠律：A + A = AA A = A反演律：反演律：AB = A +

4、B A + B = A BAA BAB() ()ABACABCABAAAABA()吸收律吸收律 其它常用恒等式其它常用恒等式 AB ACBCAB + ACAB ACBCDAB + AC第5页/共69页2、基本公式的证明例例 证明证明ABA BABA B，列出等式、右边的函数值的真值表列出等式、右边的函数值的真值表( (真值表证明法真值表证明法) )011 = 001+1=00 01 1110 = 101+0=00 11 0101 = 100+1=01 00 1100 = 110+0=11 10 0A+BA+BA B A BABA B第6页/共69页 2.1.2 逻辑代数的基本规则 1.1. 代

5、入规则代入规则 ： 在包含变量在包含变量A逻辑等式中，如果用另一个函数式代入式中逻辑等式中，如果用另一个函数式代入式中所有所有A的位置，则等式仍然成立。这一规则称为代入规则。的位置，则等式仍然成立。这一规则称为代入规则。例例：B (A + C) = BA+BC，用用A + D代替代替A A，得得B (A +D) +C = B(A +D) + BC = BA + BD + BC代入规则可以扩展所有基本公式或定律的应用范围代入规则可以扩展所有基本公式或定律的应用范围注意：遵守注意：遵守“括号、乘、加括号、乘、加”的运算优先次的运算优先次序序第7页/共69页对于任意一个逻辑表达式对于任意一个逻辑表达

6、式L L，若将其中所有的与（，若将其中所有的与（ ）换成或（）换成或（+ +），或（），或（+ +）换成与（换成与（ ）；）；原变量换为反变量，反变量换为原变量原变量换为反变量，反变量换为原变量；将；将1 1换成换成0 0，0 0换成换成1 1；则得到的结果就是原函数的反函数。则得到的结果就是原函数的反函数。2. 2. 反演规则：反演规则：)(1)(DCBADCB)(AL 0 CDBAL例例2.1.1 试求试求 的非函数的非函数解：按照反演规则，得解：按照反演规则，得 第8页/共69页CDCBAYCDCBAY)()(DCBBAYDCBBAY)(第9页/共69页LABAC 对于任何逻辑函数式，若

7、将其中的与（ ）换成或（+），或（+）换成与（）；并将1换成0，0换成1；那么，所得的新的函数式就是L的对偶式，记作 。 L()()LABAC例例: 逻辑函数逻辑函数 的对偶式为的对偶式为3. 3. 对偶规则：对偶规则： 当某个逻辑恒等式成立时，则该恒等式两侧的对偶式也相等。这就是对偶规当某个逻辑恒等式成立时，则该恒等式两侧的对偶式也相等。这就是对偶规则。则。利用对偶规则，可从已知公式中得到更多的运算公式，例如吸收律。利用对偶规则，可从已知公式中得到更多的运算公式，例如吸收律。第10页/共69页CBAYCBAYCDABY)(DCBAY第11页/共69页第12页/共69页 从逻辑问题概括出来的逻

8、辑函数式，从逻辑问题概括出来的逻辑函数式， 不一定是最简不一定是最简式。式。 化简电路，化简电路， 就是为了降低系统的成本，提高电路的就是为了降低系统的成本，提高电路的可靠性，可靠性， 以便用最少的门实现它们。以便用最少的门实现它们。BCBBABCACBACABF_FA B CA B CA B CBABBC1 & & & & & 2.1.3 逻辑函数的代数化简法第13页/共69页将函数化简后其函数式为F=AC+B只要两个门就够了。&AC1FB第14页/共69页“或或-与与”表达式表达式“与非与非-与非与非”表达式表达式 “与与- -或或- -非非”表达式表达式“或非或非或非或非” 表达式表达式

9、“与与- -或或” 表达式表达式 DCACL DC A C = )DC)(CA( )C+D()CA( DCCA 1 1、逻辑函数的最简与、逻辑函数的最简与- -或表达式或表达式第15页/共69页“与与- -或或” 表达式表达式 DCACL 在若干个逻辑关系相同的与在若干个逻辑关系相同的与- -或表达式中，或表达式中，将其中包含的将其中包含的与项数最少与项数最少，且每个，且每个与项中变量数与项中变量数最少最少的表达式称为的表达式称为最简与最简与- -或表达式或表达式。由以上分析可知，由以上分析可知，逻辑函数有很多种表达式逻辑函数有很多种表达式形式，但形式最简洁的是与或表达式，因而也是形式，但形式

10、最简洁的是与或表达式，因而也是最常用的。最常用的。第16页/共69页2、逻辑函数的化简方法、逻辑函数的化简方法 化简的主要方法：化简的主要方法：公式法（代数法）公式法（代数法）图解法（卡诺图法）图解法（卡诺图法）代数化简法：代数化简法： 运用逻辑代数的基本定律和恒等式进行化简的方法。运用逻辑代数的基本定律和恒等式进行化简的方法。 1AA并项法并项法: :CBA CBAL BA)CC(BA 第17页/共69页CABCBAYACBCBA)(BCDDCBDBCDCBY)()(DDBCDDCBBCCBBCCB)(第18页/共69页吸收法：吸收法：BAFEBCDABAL )(ABAA)(DCABABDC

11、ABABY)(DCDCABABAB第19页/共69页BCDCBABCAAY)(BCDCBABCAA)()1)(DCBABCABCA第20页/共69页ABBA 消去法消去法： BABAA CABAB CAB CBAAB)( CBCAABL A+AB=A+BCABABCCABACBBAACY1CBBAACCBAC 第21页/共69页)(2DBACCBBAACYBAAC EDCAEBADCBAY3EBADCBA第22页/共69页1 AA 配项法配项法： CA=AB CBCAABL CBAACAAB)( CBACABCA=AB )()(BCACACABAB 第23页/共69页DEBADBCACBADC

12、DBCBACY)(DEBADBCACBADCDBCBACDEBADBCADCDBCBACBAC)()(DEBADCDBACBACDCDBCBDEBCA)1 (DBCBA第24页/共69页)CC(DBADBA)DD(ABL DBADBA=AB )(DDBAAB BAAB BAAB BAAB CDBADCBAABDDBADABL 例例 已知逻辑函数表达式为已知逻辑函数表达式为要求：（要求：（1）最简的与）最简的与-或逻辑函数表达式，并画出相应的逻辑图；（或逻辑函数表达式，并画出相应的逻辑图；（2）仅）仅用与非门画出最简表达式的逻辑图。用与非门画出最简表达式的逻辑图。解：解：)第25页/共69页AB

13、 AB) B A L AB BA & & & & & 第26页/共69页CBACBA CBACBA CBACBA CBACBAL 例例 试对逻辑函数表达式试对逻辑函数表达式进行变换，仅用或非门画出该表达式的逻辑图。进行变换，仅用或非门画出该表达式的逻辑图。解：解： CBACBAL 第27页/共69页CBACBA B L CBA 1 1 1 A C CBA 1 1 1 第28页/共69页 解法1： 解法2：例例 化简逻辑函数： BACBCBBAL第29页/共69页 由上例可知，逻辑函数的化简结果不是唯一的。 公式化简法评价：特点：目前尚无一套完整的方法，能否以最快的速度进行化简，与我们的经验和对

14、公式掌握及运用的熟练程度有关。在化简一些较为复杂的逻辑函数时还需要一定的技巧和经验；有时很难判定化简结果是否最简。优点：变量个数不受限制。缺点：结果是否最简有时不易判断。第30页/共69页2.2 逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法2.2.2 逻辑函数的最小项表达式2.2.1 最小项的定义及性质2.2.4 用卡诺图化简逻辑函数2.2.3 用卡诺图表示逻辑函数第31页/共69页n个变量个变量X1, X2, , Xn的最小项是的最小项是n个因子的乘积，每个变量个因子的乘积，每个变量都以它的都以它的原变量原变量或或非变量非变量的形式在乘积项中出现，且仅出的形式在乘积项中出现，且仅出现一次。一

15、般现一次。一般n个变量的最小项应有个变量的最小项应有2n个。个。 BAACBA、 、A(B+C)等则不是最小项。等则不是最小项。例如，例如，A、B、C三个逻辑变量的最小项有（三个逻辑变量的最小项有（23）8个，即个，即 CBACBACBABCACBACBACABABC、1. 最小项的意义最小项的意义2.2 .1 最小项的定义及其性质第32页/共69页对于变量的任一组取值，全体最小项之和为对于变量的任一组取值，全体最小项之和为1 1。对于任意一个最小项，只有一组变量取值使得它的值为对于任意一个最小项，只有一组变量取值使得它的值为1 1； 对于变量的任一组取值，任意两个最小项的乘积为对于变量的任一

16、组取值，任意两个最小项的乘积为0 0；CBABCACBACBACBACABABCCBAABC0 00 00 01 10 00 00 00 00 00 00 00 00 01 10 01 10 00 00 00 00 00 00 01 10 00 00 01 10 00 00 00 00 01 10 00 00 00 00 00 01 10 00 00 00 01 11 10 00 00 01 10 00 00 00 01 10 01 10 00 00 00 00 01 10 00 01 11 10 00 00 00 00 00 00 01 10 01 11 11 10 00 00 00 00

17、00 00 01 1三个变量的所有最小项的真值表三个变量的所有最小项的真值表 2、最小项的性质 第33页/共69页3 3、最小项的编号、最小项的编号 三个变量的所有最小项的真值表三个变量的所有最小项的真值表 m0m1m2m3m4m5m6m7最小项的表示：通常用最小项的表示：通常用mi表示最小项，表示最小项，m 表示最小项表示最小项, ,下标下标i为最小项编号。为最小项编号。 ABC0001000000000101000000010001000001000000100001100010000101000001001100000001011100000001CBABCACBACBACBACABAB

18、CCBA第34页/共69页 2.2.2 逻辑函数的最小项表达式 l 为为“与或与或”逻辑表达式；逻辑表达式； l 在在“与或与或”式中的每个乘积项都是最小项。式中的每个乘积项都是最小项。()L ABCABCABCABCABC逻辑函数的最小项表达式：逻辑函数的最小项表达式：第35页/共69页( , ,)()()L A B CAB CCA BB C例例1 1 将将( , , )L A B CABAC化成最小项表达式化成最小项表达式ABCABCABCABC= m7m6m3m5(7,6 3 5)m, ,第36页/共69页( , ,)()L A B CABABC AB 例例2 将将 化成最小项表达式化成

19、最小项表达式 a.去掉非号去掉非号()()L A,B,CABABCAB()AB AB CAB()()AB AB CABb.去括号去括号ABCABCAB()ABCABCAB CCABCABCABCABC3576(3,5,6,7)mmmmm第37页/共69页2.2.3 用卡诺图表示逻辑函数1、卡诺图的引出卡诺图：将卡诺图：将n变量的全部最小项都用小方块表示，并使具有变量的全部最小项都用小方块表示，并使具有逻辑相邻的最小项在几何位置上也相邻地排列起来，这样逻辑相邻的最小项在几何位置上也相邻地排列起来，这样, ,所得到的图形叫所得到的图形叫n变量的卡诺图。变量的卡诺图。逻辑相邻的最小项：如果两个最小项

20、只有一个变量互为反变逻辑相邻的最小项：如果两个最小项只有一个变量互为反变量，那么，就称这两个最小项在逻辑上相邻。量，那么，就称这两个最小项在逻辑上相邻。如最小项如最小项m6=ABC、与与m7 =ABC 在逻辑上相在逻辑上相邻邻m7m6第38页/共69页0100011110 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m110001111000011110ABCD一变量卡诺图一变量卡诺图三变量卡诺图三变量卡诺图四变量卡诺图四变量卡诺图两变量卡诺图两变量卡诺图ABCDCBABCACBABCACBACBACBAABCCAB m0 m1 m2 m

21、3 m4 m5 m6 m7m0m1AALAAAL)(=m0+m1ABBABABAABL)(=m0+m1+m2+m3m0m1m2m3LABm2m314m104第39页/共69页0100011110 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m110001111000011110ABCD三变量卡诺图三变量卡诺图四变量卡诺图四变量卡诺图ACCCBABCACBABCACBACBACBAABCCAB m0 m1 m2 m3 m4 m5 m6 m7ADBB2、卡诺图的特点卡诺图的特点:各小方格对应于各变量不同的组各小方格对应于各变量不同的组合，而且

22、上下左右在几何上相邻的方格内只有一个合，而且上下左右在几何上相邻的方格内只有一个因子有差别，这个重要特点成为卡诺图化简逻辑函因子有差别，这个重要特点成为卡诺图化简逻辑函数的主要依据数的主要依据。 第40页/共69页3. 已知逻辑函数画卡诺图已知逻辑函数画卡诺图 当逻辑函数为最小项表达式时，在卡诺图中找当逻辑函数为最小项表达式时，在卡诺图中找出和表达式中最小项对应的小方格填上出和表达式中最小项对应的小方格填上1，其余的小，其余的小方格填上方格填上0（有时也可用空格表示），就可以得到相（有时也可用空格表示），就可以得到相应的卡诺图。任何逻辑函数都等于其卡诺图中为应的卡诺图。任何逻辑函数都等于其卡诺

23、图中为1的的方格所对应的最小项之和。方格所对应的最小项之和。第41页/共69页例例1：画出逻辑函数：画出逻辑函数L(A, B, C, D)= m(0, 1, 2, 3, 4, 8, 10, 11, 14, 15)的卡诺图的卡诺图 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 11 01 00 CD 00 01 11 10 AB L 第42页/共69页( ,)()()()L A B C DABCD ABCD ABCD()()ABCDABCDLABCDABCDABCDABCDABCD例例2 画出下式的卡诺图画出下式的卡诺图 10 11 01 00 CD 00 01 11 1

24、0 AB L 0 00 00 00 00 0 1 1 1 1 1 1 1 1 1 1 1 解解1. 1. 将逻辑函数化为最小项表达式将逻辑函数化为最小项表达式2. 2. 填写卡诺图填写卡诺图 ),(m15131060第43页/共69页 2.2.4 用卡诺图化简逻辑函数 1 1、化简的依据、化简的依据DABDADBA DBACDBADCBA BDABCDADCBA m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 AB CD 00 01 11 10 00 01 11 10 ADABDDBA DADDA 1 AA相邻项相加时，反复应用，相邻

25、项相加时，反复应用， 公式，函数公式，函数表达式的项数和每项所含的因子数就会减小表达式的项数和每项所含的因子数就会减小.第44页/共69页2 2、化简的步骤、化简的步骤(4) 将所有包围圈对应的乘积项相加。将所有包围圈对应的乘积项相加。(1) 将逻辑函数写成最小项表达式。将逻辑函数写成最小项表达式。(2) 按最小项表达式填卡诺图，凡式中包含了的最小项，按最小项表达式填卡诺图，凡式中包含了的最小项，其对应方格填其对应方格填1，其余方格填，其余方格填0。(3) 合并最小项，即将相邻的合并最小项，即将相邻的1方格圈成一组方格圈成一组(包围圈包围圈)，每一组含，每一组含2n个方格，个方格，对应每个包围

26、圈写成一个新的乘积项。包围圈用虚线框表示。对应每个包围圈写成一个新的乘积项。包围圈用虚线框表示。第45页/共69页画包围圈时应遵循的原则：画包围圈时应遵循的原则： （1 1）包围圈内的方格数一定是）包围圈内的方格数一定是2n个，且包围圈必须呈矩形。个，且包围圈必须呈矩形。（2）循环相邻特性包括上下底相邻，左右边相邻和四角相邻。循环相邻特性包括上下底相邻，左右边相邻和四角相邻。（3）同一方格可以被不同的包围圈重复包围多次，但新增的包围圈中一定要有同一方格可以被不同的包围圈重复包围多次，但新增的包围圈中一定要有原有包围圈未曾包围的方格。原有包围圈未曾包围的方格。（4） 一个包围圈的方格数要尽可能多

27、一个包围圈的方格数要尽可能多, ,包围圈的数目要可能少。包围圈的数目要可能少。 m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 00 01 11 10 AB CD 00 01 11 10 m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 00 01 11 10 AB CD 00 01 11 10 第46页/共69页圈组技巧(防止多圈组的方法)： 先圈孤立的1； 再圈只有一种圈法的1； 最后圈大圈； 检查：每个圈中至少有一个1未被其它圈圈过。第47页/共69页ABC第48页/共6

28、9页DBCBD第49页/共69页第50页/共69页DBBDL BD 例例 :用卡诺图法化简下列逻辑函数用卡诺图法化简下列逻辑函数（2）画包围圈合并最小项，得最简与）画包围圈合并最小项，得最简与-或表达式或表达式解：解：(1) 由由L 画出卡诺图画出卡诺图 m)D,C,B,A(L(0，2，5，7，8，10，13，15) L C 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 D A B DB 第51页/共69页 1 1 1 00 AB L 01 10 11 CD 11 00 00 01 10 011 1111111111110( , , ,)(0 3,5 7,811,1315)L

29、 A B C DmLDCBB例: 用卡诺图化简 1 1 1 00 AB L 01 10 11 CD 11 00 00 01 10 011 1111111111110CD圈圈0LBCDLDCB圈圈1第52页/共69页2.2.5 2.2.5 含无关项的逻辑函数及其化简含无关项的逻辑函数及其化简1 1、什么叫无关项、什么叫无关项 在真值表内对应于变量的某些取值下，函数的值可以是任意的，或者这些变量在真值表内对应于变量的某些取值下，函数的值可以是任意的，或者这些变量的取值根本不会出现，这些变量取值所对应的最小项称为的取值根本不会出现，这些变量取值所对应的最小项称为无关项或任意项无关项或任意项。1、填、

30、填卡诺图时，在对应的方格内填任意符号卡诺图时，在对应的方格内填任意符号“”。2、化简时根据需要可将化简时根据需要可将“”视为视为“1”，也可视为，也可视为“0”。第53页/共69页 0 0 0 0 0 1 1 1 1 1 AB 00 01 11 10 00 01 11 10 CD L=A+BC+BD1、画出逻辑函数的、画出逻辑函数的卡诺图卡诺图BDBCA 0 0 0 0 0 1 1 1 1 1 AB 00 01 11 10 00 01 11 10 CD 例例 试用卡诺图化简逻辑函数试用卡诺图化简逻辑函数L(5,6,7,8,9)(10,11,12,13,14,15)md化简时可根据需要视为化简时

31、可根据需要视为“1”也可也可视为视为“0”，使函数化到最简，使函数化到最简。2、化简逻辑函数、化简逻辑函数第54页/共69页例例: 要求设计一个逻辑电路，能够判断一位十进制数是奇数要求设计一个逻辑电路，能够判断一位十进制数是奇数还是偶数，当十进制数为奇数时，电路输出为还是偶数，当十进制数为奇数时，电路输出为1，当十进制，当十进制数为偶数时，电路输出为数为偶数时，电路输出为0。11111110110111001011101011001010001011100110101010010010011000101000100000LABCD解解:(1)列出真值表列出真值表(2)画出卡诺图画出卡诺图 0

32、1 1 0 0 1 1 0 0 1 L C D A B (3) 卡诺图化简卡诺图化简 D DL 第55页/共69页第56页/共69页 2.3.1 Verilog语言的基本语法规则语言的基本语法规则 2.3.2 变量的数据类型变量的数据类型 2.3.3 Verilog程序的基本结构程序的基本结构 2.3.4 逻辑功能的仿真与测试逻辑功能的仿真与测试2.3 硬件描述语言硬件描述语言Verilog HDL基础基础第57页/共69页硬件描述语言硬件描述语言HDL(Hardware Description Languag )类似于高级程序设计语言类似于高级程序设计语言. .它是一种以文本形式来描它是一种

33、以文本形式来描述数字系统硬件的结构和行为的语言述数字系统硬件的结构和行为的语言, ,用它可以表示用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统所的逻逻辑电路图、逻辑表达式，复杂数字逻辑系统所的逻辑功能。辑功能。HDL是高层次自动化设计的起点和基础是高层次自动化设计的起点和基础.2.3 硬件描述语言Verilog HDL基础第58页/共69页计算机对计算机对HDL的处理的处理: :逻辑综合逻辑综合 是指从是指从HDL描述的数字逻辑电路模型中导出电路基本元件列表以及描述的数字逻辑电路模型中导出电路基本元件列表以及元件之间的连接关系（常称为门级网表）的过程。类似对高级程序语言设计进行编元件之间

34、的连接关系（常称为门级网表）的过程。类似对高级程序语言设计进行编译产生目标代码的过程译产生目标代码的过程. .产生门级元件及其连接关系的数据库，根据这个数据库可以产生门级元件及其连接关系的数据库，根据这个数据库可以制作出集成电路或印刷电路板制作出集成电路或印刷电路板PCB。逻辑仿真逻辑仿真 是指用计算机仿真软件对数字逻辑电路的结构和行为进行预测是指用计算机仿真软件对数字逻辑电路的结构和行为进行预测. .仿真器仿真器对对HDL描述进行解释，以文本形式或时序波形图形式给出电路的输出。在仿真期间如描述进行解释，以文本形式或时序波形图形式给出电路的输出。在仿真期间如发现设计中存在错误，就再要对发现设计

35、中存在错误，就再要对HDL描述进行及时的修改。描述进行及时的修改。第59页/共69页2.3.1 Verilog语言的基本语法规则语言的基本语法规则为对数字电路进行描述（常称为建模），为对数字电路进行描述（常称为建模），Verilog语言规定语言规定了一套完整的语法结构。了一套完整的语法结构。1间隔符间隔符: Verilog 的间隔符主要起分隔文本的作用，可以使文本错落有致，便的间隔符主要起分隔文本的作用，可以使文本错落有致，便于阅读与修改。于阅读与修改。间隔符包括空格符（间隔符包括空格符（bb）、）、TAB 键（键（tt）、换行符（）、换行符（nn）及换页符。）及换页符。2注释符注释符: :注

36、释只是为了改善程序的可读性，在编译时不起作用。注释只是为了改善程序的可读性，在编译时不起作用。多行注释符多行注释符( (用于写多行注释用于写多行注释): /): /* * - - * */ /；单行注释符单行注释符 : :以以/开始到行尾结束为注释文字。开始到行尾结束为注释文字。第60页/共69页为了表示数字逻辑电路的逻辑状态，为了表示数字逻辑电路的逻辑状态，Verilog语言规定了语言规定了4 4种基本的逻辑值。种基本的逻辑值。 0逻辑0、逻辑假 1逻辑1、逻辑真 x或X不确定的值（未知状态） z或Z高阻态标识符标识符: :给对象（如模块名、电路的输入与输出端口、变量等）取名所用给对象（如模

37、块名、电路的输入与输出端口、变量等）取名所用的字符串。以英文字母或下划线开始的字符串。以英文字母或下划线开始如如，clk、counter8、_net、bus_A 。关键词关键词: :是是Verilog语言本身规定的特殊字符串，用来定义语言的结构。例语言本身规定的特殊字符串，用来定义语言的结构。例如，如，module、endmodule、input、output、wire、reg、and等都是关等都是关键词。键词。关键词都是小写，关键词都是小写，关键词不能作为标识符使用关键词不能作为标识符使用 。4逻辑值集合逻辑值集合3标识符和关键词标识符和关键词第61页/共69页5常量及其表示常量及其表示实数

38、型常量实数型常量十进制记数法十进制记数法 如：如： 0.10.1、2.02.0、5.675.67科学记数法科学记数法 如如: : 23_5.1e2、5E4 23510.0、 0.0005Verilog允许用参数定义语句定义一个标识符来代表一个常量，称为符号常量。定义的格允许用参数定义语句定义一个标识符来代表一个常量，称为符号常量。定义的格式为：式为：parameter 参数名参数名1 1常量表达式常量表达式1 1，参数名，参数名2 2常量表达式常量表达式2 2，；如；如 parameter BIT=1, BYTE=8, PI=3.14;6字符串字符串: :字符串是双撇号内的字符序列字符串是双撇

39、号内的字符序列常量常量十进制数的形式的表示方法十进制数的形式的表示方法: :表示有符号表示有符号常量常量例如：例如：3030、2 2带基数的形式的表示方法带基数的形式的表示方法: : 表示表示常量常量格式为：格式为： 整数型整数型例如：例如：3b101、5o37、8he3，8b1001_0011 第62页/共69页2.3.2 变量的数据类型变量的数据类型1 1线网类型线网类型: :是指输出始终根据输入的变化而更新其值的变量是指输出始终根据输入的变化而更新其值的变量, ,它一般指的它一般指的是硬件电路中的各种物理连接是硬件电路中的各种物理连接. . 例例:wire L; / /将上述电路的输出信

40、号将上述电路的输出信号L L声明为网络型变量声明为网络型变量 wire 7:0 data bus; / /声明一个声明一个8-bit8-bit宽的网络型总线变量宽的网络型总线变量常用的网络类型由关键词常用的网络类型由关键词wire定义定义wire型变量的定义格式如下：型变量的定义格式如下：wire n-1:0 n-1:0 变量名变量名1 1，变量名，变量名2 2，变量名，变量名n；变量宽度变量宽度例例: :网络型变量网络型变量L的值由与门的驱动信号的值由与门的驱动信号a a和和b b所决定，所决定，即即La&b。a、b的值发生变化，线网的值发生变化，线网L L的值会立即的值会立即跟着变化。跟着

41、变化。 & b a L 第63页/共69页寄存器型变量对应的是具有状态保持作用的电等路元件寄存器型变量对应的是具有状态保持作用的电等路元件, ,如触发器寄存器。寄存器如触发器寄存器。寄存器型变量只能在型变量只能在initial或或always内部被赋值。内部被赋值。2、寄存器型寄存器型寄存器类型功能说明reg常用的寄存器型变量integer32位带符号的整数型变量real64位带符号的实数型变量，time64位无符号的时间变量4种种寄存器类型的变量寄存器类型的变量例：例： reg clock；/定义一个定义一个1位寄存器变量位寄存器变量 reg 3:0 counter; /定义一个定义一个4位位寄存器变量寄存器变量抽象描述抽象描述, ,不对应具体不对应具体硬件硬件第64页/共69页2、每个模块先要进行端口的定义，并说明输入每个模块先要进行端口的定义，并说明输入（input)和输出和输