组成原理总复习(附选择填空答案)课件

1、第一章1、通常划分计算机发展时代是以（ A ）为标准的。A、所用的电子器件B、运算速度 C、 计算机结构 D、所有语言2、微型计算机的发展是以（B）技术为标志。A、操作系统B、微处理器 C、 磁盘 D、软件3、目前，人们所说的个人计算机属于（D）。A、巨型机B、中型机 C、 小型机 D、微型机4、完整的计算机系统应包括（ D ）。A、运算器、存储器、控制器 B、外部设备和主机C、 主机和实用程序 D、配套的硬件设备和软件系统5、计算机系统中的存储系统是指（ D ）。A、RAM存储器 B、ROM存储器 C、主存 D、cache、主存和辅存6、冯诺伊曼机工作方式的基本特点是（ B ）。A、多指令流

2、单数据流 B、按地址访问并顺序执行指令C、堆栈操作 D、存储器按内容选择地址7、下列（ D ）属于应用软件。A、操作系统 B、编译程序C、连接程序 D、文本处理8、计算机的算术逻辑单元和控制单元合称为（ C ）。 A、ALU B、UPC、CPU D、CAD9、由0、1代码组成的语言，称为（ C ）。A、汇编语言 B、人工语言C、机器语言 D、高级语言10、32位的个人计算机，一个字节（byte）由 （ B ） 位（bit）组成。A、4 B、8C、16 D、3211、存储单元是指（ B ）。A、存放一个字节的所有存储元集合B、存放一个存储字的所有存储元集合C、存放一个二进制信息位的存储元集合D、

3、存放一条指令的存储元集合12、存储字是指（ A ）。A、存放在一个存储单元中的二进制代码组合 B、存放在一个存储单元中的二进制代码位数C、存储单元的个数D、机器指令的位数13、存储字长是指（B）A、存放在一个存储单元中的二进制代码组合 B、存放在一个存储单元中的二进制代码位数C、存储单元的个数D、机器指令的位数14、计算机系统的层次结构通常分为微程序机器层、机器语言层、操作系统层、汇编语言机器层和高级语言机器层。层次之间的依存关系为（ C ）A、上下层都无关 B、上一层实现对下一层的功能扩展，而下一层与上一层无关C、上一层实现对下一层的功能扩展，而下一层是上一层的基础D、上一层与下一层无关，而

4、下一层是上一层的基础15、CPU组成中不包含（ B ） A、运算器 B、存储器 C、控制器 D、寄存器16、下列选项中，描述浮点数操作速度指标的是（ D ）A、MIPS B、CPI C、IPCS D、MFLOPS17、计算机中，数据处理中心是（ B ）A、主机 B、运算器 C、控制器 D、I/O系统18、以下说法错误的是（ C ）A、计算机的机器字长是指数据存储与运算的基本单位 B、寄存器由触发器构成C、计算机中一个字的长度都是32位 D、磁盘可以永久性存放数据和程序19、指令是指（A）A、发给计算机的一个个操作命令 B、通常用于构成主存的集成电路 C、计算机中一个部件 D、完成操作功能的硬件

5、20、（B）是程序运行时的存储位置，包括所需的数据。A、数据通路 B、主存 C、硬盘 D、操作系统21、指令流通常是（A）A、从主存流向控制器 B、从控制器流向主存 C、从控制器流向控制器 D、从主存流向主存22、数据流通常是（D）A、从主存流向控制器 B、从控制器流向主存 C、从控制器流向运算器 D、在运算器和主存之间流动23、以下叙述中正确的是（CD）A、寄存器的设置对汇编语言程序员是透明的 B、实际应用程序的测试结果能够全面代表计算机的性能 C、系列机的基本特征是指令系统向后兼容 D、软件和硬件在逻辑功能上是等价的24、当前设计高性能计算机的重要技术途径是（ D ）A、提高CPU主频 B

6、、扩大主存容量 C、硬盘 采用非冯诺依曼结构 D、采用并行处理技术25、若一台计算机的机器字长为4字节,则表明该机器( C )A、能处理的数值最大为4位十进制数 B、能处理的数值最多为4位二进制数组成 C、在CPU中能够作为一个整体处理32位的二进制代码 D、在CPU中运算的结果最大为23226、下列选项中，能缩短程序执行时间的措施是（ D ）、提高CPU时钟频率 、优化数据通路结构 、对程序进行编译优化A、仅和 B、仅和 C、仅和 D、和27、假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗

7、费的时间是（ D ）A、55秒 B、60秒 C、65秒 D、70秒28、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。则该机的MIPS数是（ C ）。指令类型所占比例CPIA50%2B20%3C10%4D20%5A、100 B、200 C、400 D、60029、冯诺伊曼计算机结构的核心思想是（ D ）。A、二进制运算 B、有存储信息的功能 C、运算速度快 D、存储程序控制30、电子计算机可分为数字计算机、模拟计算机和数模混合计算机，它是按照（ C ）。A、计算机的用途分类 B、计算机的使用方式分类 C、信息的形式和处理方式分类 D、计算机的系统规模分

8、类31、目前我们所说的个人计算机属于（ D ）。A、巨型机 B、中型机 C、小型机 D、微型机32、微型计算机的发展以（ B ）技术为标志。A、操作系统 B、微处理器 C、磁盘 D、软件33、下列说法中不正确的是（ C ）。A、任何可以由软件实现的操作也可以由硬件来实现 B、固件就功能而言类似于软件，从形态来说又类似于硬件C、在计算机系统的层次结构中，微程序级属于硬件级，其他四级都是软件级D、面向高级语言的机器是完全可以实现的34、迄今为止，计算机中的所有信息仍以二进制方式表示的理由是（ C ）。A、节约元件 B、运算速度快 C、物理器件性能所致 D、信息处理方便第二章必须掌握的概念知识点1、

9、数的定点表示法2、IEEE754浮点表示法3、汉字的表示4、定点数补码加减法及其硬件实现5、定点数加减法的溢出及其判断方法6、定点数的乘除法及其硬件实现7、算术逻辑运算单元（ALU）8、浮点数加减法运算步骤一、填空题1、设X=69， n=8（含符号位），则X的原码为（11），X的补码为（10111011）。2、十进制64.5所对应的二进制数表示为（1000 0000.1），8421BCD码表示为（0110 0100.0101）。3、阶码8位（最左一位为符号位），用移码表示，尾数为24位（最左一位为符号位），用规格化补码表示，则它能表示的最大正数的阶码是（0111 1111），尾数为（0.111

10、【24位】）；绝对值最小的负数的阶码为（1000 0000），尾数为（1.0111【24位】）。（以上用二进制书写）注：【总共24位】4、0反表示为（1111 1111）。5、8位补码定点整数所能表示的绝对值最大的负数的值为（-128）。6、补码定点小数所能表示的绝对值最大负数的值是（-1） 。7、当浮点数的尾数为补码时，其为规格化数应满足的条件为（X+X1=1）。8、已知某个汉字的国标码是3547H，其机器内码为（B5C7H）。9、已知某数的补码为11110101，算术左移1位后得（1110 1010），算术右移1位后得（11111010）。10、影响并行加法器速度的关键因素是（进位信号的传

11、递速度）。二、选择题1、9位原码（含一位符号位）能表示的数据个数是（C）A、10 B、9 C、511 D、5122、零的原码可以用以下哪个代码表示（B）A、11111111 B、10000000 C、01111111 D、110000003、定点8位字长的机器数，采用补码表示，所表示的整数范围是（A）。A、128127 B、129128 C、127127 D、1281284、已知X补=1X1X2X3X4X5，若要X1/2，X1X2X3X4X5应满足（A）A、X1必须为1，X2X3X4X5至少有一个1 B、X1必须为1，X2X3X4X5任意C、X1必须为0，X2X3X4X5至少有一个1 D、X1

12、必须为0，X2X3X4X5任意5、在定点机中，下列说法错误的是（A）。A、除补码外，原码和反码不能表示1 B、+0的原码不等于0的原码C、+0的反码不等于0的反码D、对于相同的机器字长，补码比原码和反码能多表示一个负数6、在规格化浮点数表示中，保持其他方面不变，将阶码部分的移码表示改成补码表示，将会使数的表示范围（ C ）。A、增大 B、减少 C、不变 D、以上都不对7、在浮点数中，当数据的绝对值太小，以至于小于所能表示的数据时，称为浮点数的（ A ）。A、下溢 B、负下溢出 C、负溢 D、正下溢8、设浮点数阶码的基数是2，下列浮点数尾数（原码表示）中规格化数是（ B ）。A、1.001110

13、0 B、0.1111000 C、1.0101010 D、0.011110119、已知大写英文字母A的ASCII码为41H，现字母F被放在某个存储单元中，若采用偶校验（假设最高位作为校验位），则该存储单元中存放的十六进制数据是（ B ）。A、46H B、C6H C、47H D、C7H10、汉字“啊”的十进制区位码为1601，则它的十六进制机器内码是（ C ）。A、1601H B、9081H C、B0A1H D、B081H11、某数在计算机中用8421BCD码表示为011110001001，其十进制形式为（ A ）A、789 B、789H C、1929 D、11110001001B12、假定下列字

14、符码中有奇偶检验位，但没有数据错误，采用奇检验的字符码是（ D ）。A、11001010 B、11010111 C、11001100 D、1100101113、在串行进位的加法器中，影响加法器运算速度的关键因素是（ C ）。A、门电路的级延迟 B、元器件速度 C、进位传递延迟 D、各位加法器速度的不同14、补码的加减法是指（ C ）A、操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替B、操作数用补码表示，符号位和数值位一起参加运算，结果的符号与加减相同C、操作数用补码表示，连同符号位直接相加减，减某数用加某负数的补码代替，结果的符号在运算中形成 D、操作数用补码表示，由数符决定两数

15、的操作，符号位单独处理15、两个补码数相加，采用1位符号位，当（ D ）时，表示结果溢出。A、符号位有进位 B、符号位进位和最高数位进位异或结果为0C、符号位为1 D、符号位进位和最高位进位异或结果为116、在补码的加减法中，用两位符号位判断溢出，两位符号位为01是，表示（ B ）。A、结果为正数，无溢出 B、结果正溢出 C、结果负溢出 D、结果为负数，没有溢出17、当定点运算发生溢出时，应进行（ C ）。A、向左规格化 B、向右规格化 C、发出出错信息 D、舍入处理18、8位补码10010011等值扩展为16位后，其机器数为（ A ）。A、1111111110010011 B、0000000

16、010010011 C、1000000010010011 D、111111110110110119、对于二进制数，若小数点左移1位，则数值（ C ），若小数点右移1位，则数值（ C ）。A、扩大一倍，扩大一倍 B、扩大一倍，缩小一半 C、缩小一半，扩大一倍 D、缩小一半，缩小一半20、原码加减交替除法又称为不恢复余数法，因此（ A ）。A、不存在恢复余数的操作 B、当某一步运算不够减时，做恢复余数的操作 C、仅当最后一步余数为负时，做恢复余数的操作D、当某一步余数为负时，做恢复余数的操作21、采用规格化的浮点数是为了（ D ）A、增加数据的表示范围 B、方便浮点运算 C、防止运算时数据溢出 D

17、、增加数据的表示精度22、若浮点数用补码表示，判断运算结果是否是规格化数的方法是（ D ）A、阶符与数符相同 B、阶符与数符相异C、数符与尾数最高有效数位相同 D、数符与尾数最高有效数位相异23、使用74LS181构成一个16位的ALU，则需要（ B ）片A、2 B、4 C、8 D、1624、X补=X0X1X2X3Xn（n为整数），它的模是（ D ）A、2n-1 B、2n C、1 D、225、X补=X0，X1X2X3Xn（n为整数），它的模是（ A ）A、2n+1 B、2n C、1 D、226、假定一个十进制数为66，按补码形式存放在一个8位寄存器中，该寄存器的内容用十六进制表示为（ B ）。

18、A、C2H B、BEH C、BDH D、42H27、设机器数采用补码表示（含1位符号位），若寄存器的内容为9BH，则对应十进制数为（ C ）A、-27 B、-97 C、-101 D、15528、若寄存器内容为10000000，若它等于0，则寄存器内容为（D）码；若它等于-0，则为（A）码。A、原码 B、补码 C、反码 D、移码29、若寄存器内容为11111111，若它等于+127，则寄存器内容为（ D ）码；若它等于-1，则为（ B ）码。反码是-0A、原码 B、补码 C、反码 D、移码30、若寄存器内容为00000000，若它等于-128，则寄存器内容为（D）码；A、原码 B、补码 C、反码

19、 D、移码31、设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，寄存器内容为（ C ）。A、27H B、9BH C、E5HD、FFH32、对真值0表示形式唯一的机器数是（ B ）。A、原码 B、补码和移码 C、反码D、机器码33、在整数定点机中，下述说法正确的是（ B ）。A、原码和反码不能表示-1，补码可以表示-1B、三种机器均可表示-1C、三种机器均可表示-1且三种机器数的表示范围相同34、两补码相加，采用一位符号位，则当（ D ） 时，表示结果溢出A、最高位有进位 B、最高位进位和次高位进位异或结果为0C、最高位为1D、最高位进位和次高位进位异或结果为135

20、、运算器的主要功能是进行（ C ）。A、算术运算 B、逻辑运算C、算术逻辑运算 D、初等函数运算36、芯片74181可完成（ D ）。A、16种算术运算B、16种逻辑运算C、8种算术运算和8种逻辑运算D、16种算术运算和16种逻辑运算37、在浮点数运算中，下溢指的是（A）A、运算结果的绝对值小于机器所能表示的最小绝对值B、运算的结果小于机器所能表示的最小负数C、运算的结果小于机器所能表示的最小正数D、运算结果的最低有效位产生的错误38、在浮点数中，当绝对值太大，以至于超过机器所能表示的数据时，称为浮点数的（ B ）A、正上溢 B、上溢 C、正溢 D、正下溢39、以下（ D ） 表示法主要用来表

21、示浮点数中的阶码A、原码 B、补码 C、反码 D、移码40、在定点机中执行算术运算时会产生溢出，其原因是（ D ）A、主存容量不够 B、操作数过大 C、操作数地址过大 D、运算结果无法表示41、4片74181ALU和1片74182CLA相配合，具有（ D ）传递功能。A、串行进位 B、组内并行进位，组间串行进位 C、组内串行进位，组件并行进位 D、组内、组间均为并行进位42、浮点数加减中的对阶是指（A ）A、将较小的一个阶码调整到与较大的一个阶码相同B、将较大的一个阶码调整到与较小的一个阶码相同C、将被加数的阶码调整到与加数的阶码相同D、将加数的阶码调整到与被加数的阶码相同43、假定两种浮点数

22、表示格式的位数都是32位，但格式1的阶码长、尾数短，格式2的阶码短、尾数长，其他所有规定都相同。则它们可表示的数的精度和范围为（C）A、两者可表示的数的范围和精度都相同B、格式1可表示的数的范围小、但精度高C、格式2可表示的数的范围小、但精度高B、格式1可表示的数的范围大、且精度高44、在定点数运算中产生溢出的原因是（ C ）A、运算过程中最高位产生了进位或错位B、参加运算的操作数超出了机器的表示范围C、运算的结果的操作数超出了近期的表示范围D、寄存器的位数太少，不得不舍弃最低有效位45、使用74LS181来构成一个16位的ALU，则需要使用（ B ）片A、2 B、4 C、8 D、1646、下

23、列数中最大的数为（ D ）A、（10010101）2 B、（227）8 C、（101001）BCD D、（233）16 47、运算器虽有许多部件组成，但核心部分是（ B ）A、数据总线 B、算术逻辑运算单元 C、多路开关 D、通用寄存器48、加法器采用先行进位的目的是（ C ）。A、优化加法器的结构 B、节省器材 C、加速传递进位信号 D、增强加法器结构49、在浮点机中，（ D ）是隐藏的。A、阶码 B、数符 C、尾数 D、基数50、关于浮点数在IEEE754标准中的规定，下列说法中错误的是（ C ）浮点数可以表示正无穷大和负无穷大两个值如果需要，也允许使用非格式化的浮点数对任何形式的浮点数都

24、要求使用隐藏位技术对32为浮点数的阶码采用了偏移值为127的移码表示，尾数用原码表示A、， B、， C、只有 D、，51、float型数据通常用IEEE754标准中的单精度浮点格式表示。如果编译器将float型变量X分配在一个32为浮点寄存器FR1中，且X=-8.25，则FR1的内容是（ A ）A、C104 0000H B、C242 0000H C、C184 0000H D、C1C2 0000H52、float类型（IEEE754单精度浮点数格式）能表示的最大正整数是（ D ）A、2126-2103 B、2127-2104 C、2127-2103 D、2128-210453、组成一个运算器需要

25、多个部件，但下列所列（ D ）不是组成运算器的部件。A、通用寄存器组 B、数据总线 C、ALU D、地址寄存器54、串行运算器结构简单，其运算规律是（ C ）A、由低位到高位先行进行进位运算 B、由低位到高位先行进行借位运算 C、由低位到高位逐位运算 D、由高位到低位逐位运算55、ALU属于（ C ）A、时序电路 B、控制器 C、组合逻辑电路 D、寄存器第三章一、填空题1、在多级存储体系中，Cache的主要功能是 提高存储速度，虚拟存储器的主要功能是 扩大主存容量 。2、SRAM靠触发器存储信息，DRAM靠栅极电容存储信息。DRAM存储器器需要定时刷新。3、动态半导体存储器的刷新一般有分散式、

26、集中式和异步式。4、一个512KB的存储器，其地址线和数据线的总和是 27 。5、若RAM芯片内有1024个单元，用单译码方式，地址译码器有1024条输出线；用双译码方式，地址译码器有64条输出线。6、高速缓冲存储器中保存的信息是主存信息的最活跃的副本。二、选择题1、存储器是计算机系统中的记忆设备，它主要用来（ C ）A、存放数据 B、存放程序 C、存放数据和程序 D、存放微程序2、和外存储器相比，内存储器的特点是（ C ）A、容量大、速度快、成本低 B、容量大、速度慢、成本高 C、容量小、速度快、成本高 D、容量小、速度快、成本低3、磁盘属于（ D ）类型的存储器A、随机存取存储器（RAM）

27、 B、只读存储器（ROM） C、顺序存储器（SAM） D、直接存取存储器（DAM）4、某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用（ C ）A、RAM B、ROM C、RAM和ROM D、都不对5、计算机的存储器系统是指（ D ）A、RAM B、ROM C、主存储器 D、cache、主存储器和外存储器6、以下器件中存取速度最快的是（ C ）A、cache B、主存 C、寄存器 D、磁盘7、下列几种存储器中，CPU可直接访问的是（ A ）A、主存储器 B、磁盘 C、磁带 D、光盘8、下列叙述中，正确的是（ A）A、主存可由RAM和ROM组成 B、主存只能由RAM和ROM组成 C、主存

28、只能由ROM组成 D、都不对9、在存储器分层体系结构中，存储器从速度最快到最慢的排列顺序是（ D）A、寄存器主存cache辅存 B、寄存器主存辅存cacheC、寄存器cache辅存主存 D、寄存器cache主存辅存9、在存储器分层体系结构中，存储器从容量最大到最小的排列顺序是（C ）A、寄存器主存cache辅存 B、寄存器主存辅存cacheC、辅存主存cache寄存器 D、寄存器cache主存辅存10、以下（ A ）表示从主存M中读出数据。A、M(MAR)MDR B、(MDR)M(MAR) C、M(MDR)MAR D、(MAR)M(MDR)11、以下（ B ）表示将数据写入主存M中。A、M(M

29、AR)MDR B、(MDR)M(MAR) C、M(MDR)MAR D、(MAR)M(MDR)12、若存储周期250ns，每次读出16位，则该存储器的数据传送率为（ C ）A、4106字节/秒 B、4M字节/秒 C、8106字节/秒 D、48M字节/秒13、存储周期是指（ C ）A、存储器的读出时间 B、存储器的写入时间C、存储器进行连续读和写操作所允许的最短时间间隔D、存储器进行连续写操作所允许的最短时间间隔14、某单片机字长16位，它的存储量64KB，若按字编址，那么它的寻址范围是(B)A、64K B、32K C、64KB D、32KB15、某DRAM芯片，其存储容量为512K X 16位，

30、该芯片的地址线盒数据线的数目是(D)A、8，512 B、512,8 C、18,8 D、19,816、交叉存储器实质上是一种 存储器，它能 执行 独立的读写操作(A)A、模块式，并行，多个 B、模块式，串行，多个B、整体式，并行，多个 D、整体式，串行，多个17、主存储器和CPU之间增加cache的目的是（ A ）。A、解决CPU和主存之间的速度匹配问题 B、扩大主存储器的容量C、扩大CPU中通用寄存器的数量 D、既扩大主存容量又扩大CPU通用寄存器数量18、下列因素下，与chahe的命中率无关的是(A)A、主存的存取时间 B、块的大小 C、cache的组织方式 D、cache的容量19、某存储

31、器容量为32Kx16位，则（ C ）。A、地址线为16根，数据线为32根B、地址线为32根，数据线为16根C、地址线为15根，数据线为16根20、EPROM是指（ C ）。A、只读存储器B、可编程的只读存储器C、可擦洗可编程的只读存储器21、下述说法中（ C ）是正确的。A、半导体RAM信息可读可写，且断电后仍能保持记忆B、半导体RAM是易失性RAM，而静态RAM中的存储信息时不易失的C、半导体RAM是易失性RAM，而静态RAM只有在电源不掉电时，所存信息是不易失的22、设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是（ A ）A、16MB B、2M C、32M23、存储器

32、进行一次完整的读写操作所需的全部时间称为（ B ）A、存取时间 B、存取周期 C、CPU周期 D、机器周期24、半导体静态存储器SRAM指（ C ）A、在工作过程中，存储内容保持不变 B、在断电后信息仍能维持不变 C、不需要动态刷新 D、芯片内部有自动刷新逻辑25、某SRAM芯片，其存储容量为5128位，包括电源端和接地电线，该芯片引出线的数目为（ D ）A、23 B、25 C、50 D、1926、存储器容量为32K16，则（ C ）A、地址线为16根，数据线为32根 B、地址线为32根，数据线为16根 C、地址线为15根，数据线为16根 D、地址线为16根，数据线为15根27、双端口RAM之

33、所以能高速进行读、写，是因为采用（ B ）A、高速芯片 B、两套相互独立的读写电路C、流水技术 D、新型器件27、双端口RAM在（ B ）情况下会发生读/写冲突。A、左右端口的地址码不同 B、左右端口的地址码相同 C、左右端口的数据码不同 D、左右端口的数据码相同28、一个四体并行低位交叉存储器，每个模块的容量是64K32位，存取周期为200ns，在以下说法中，（ B ）是正确的。A、在200ns内，存储器能向CPU提供256位二进制信息B、在200ns内，存储器能向CPU提供128位二进制信息C、在50ns内，每个模块能向CPU提供32位二进制信息 D、都不对29、一个四体并行低位交叉存储器

34、，每个模块的容量是32K16位，存取周期为400ns，在以下说法中，（ C ）是正确的。A、在0.1us内，存储器能向CPU提供26位二进制信息B、在0.1us内，存储器能向CPU提供16位二进制信息C、在0.4us内，存储器能向CPU提供26位二进制信息 D、都不对30、在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分（ C ）。A、二者都是顺序存取 B、二者都是直接存取C、磁盘是直接存取，磁带是顺序存取 D、磁带是直接存取，磁盘是顺序存储31、用户程序所放的主存空间属于（ A ）。A、随机存取存储器 B、只读存储器 C、顺序存取存储器 D、直接存取存储器32

35、、在对破坏性读出的存储器进行读写操作时，为维持原存信息不变，必须辅以的操作是（ B ）。A、刷新 B、再生 C、写保护 D、主存校验33、DRAM的刷新是以（ B ）为单位进行的。A、存储单元 B、行 C、列 D、存储位34、若数据在存储器中采用以低字节地址为字节地址的存放方式，则十六进制数12345678H的存储字节顺序按地址由小到大依次为（ B ）。A、12345678H B、78563412H C、87654321H D、34127856H35、设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是（ B ）。A、224 B、223 C、222 D、2213

36、6、某计算机字长为32位，存储器容量为4MB，若按字编址，其寻址范围是0到（ A ）。A、220 -1 B、221 -1 C、223 -1 D、224 -1 37、下述说法正确的是（ B ）。A、EPROM是可改写的，因而也是随机存储器的一种 B、EPROM是可改写的但它不能用作为随机存储器用C、EPROM只能改写一次，故不能作为随机存储器用D、EPROM是只能改写一次的只读存储器40、存储器采用部分译码法片选时（ C ）。A、不需要地址译码器 B、不能充分利用存储器空间 C、会产生地址重叠 D、CPU的地址线全参与译码41、如果一个存储单元被访问，则可能这个存储单元会很快地再次被访问，这称为

37、（ A ）。A、时间局部性 B、空间局部性 C、程序局部性 D、数据局部性42、在主存和CPU之间增加高速缓冲存储器的目的是（ A ）。A、解决CPU和主存之间的速度匹配问题 B、扩大主存容量C、扩大CPU通用寄存器的数目 D、既扩大主存容量又扩大CPU中通用寄存器的数量43、在程序的执行过程中，Cache与主存的地址映射是由（ C ）。A、操作系统来管理的 B、程序员调度的C、由硬件自动完成的 D、由软、硬件共同完成的44、容量为64块的Cache采用组相联映射方式，字块大小为128字，每4块为一组，若主存4096块，且以字编址，那么主存地址和主存标记的位数分别为（ D ）。A、16，6 B

38、、17，6 C、18，8 D、19，845、采用虚拟存储器的目的是（ D ）。A、提高主存的速度 B、扩大辅存的存取空间C、扩大主存的寻址空间 D、扩大存储器的寻址空间46、下列关于虚拟存储器的论述中，正确的是（ A ）。A、对应用程序员透明，对系统程序员不透明 B、对应用程序员不透明，对系统程序员透明 C、对应用程序员、系统程序员都不透明 D、对应用程序员、系统程序员都透明 47、在虚拟存储器中，辅存的编址方式是（ A ）。A、按信息块编址 B、按字编址 C、按字节编址 D、按位编址48、虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是（ D ）。A、快表与慢表都存储在主存中

39、，但快表比慢表容量小 B、快表采用优化的搜索算法，因此查找速度快 C、快表比慢表的命中率高，因此快表可以得到更多的搜索结果 D、快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快三、分析与设计题1、某存储器容量为4KB。其中，ROM 2KB，选用EPROM 2K8位；RAM 2KB，选用RAM 1K8位；地址线A15A0。写出全部片选信号的逻辑式。2、要求用128K16位的SRAM芯片组成512K16位的随机存储器，用64K16位的EPROM芯片组成128K16位的只读存储器。试问：（1）数据寄存器、地址寄存器分别多少位？（2）两种芯片各需多少片？（3）若EPROM的地址从000

40、00H开始，RAM的地址从60000H开始，写出各芯片的地址分配情况。3、已知地址总线A15A0，其中A0是最低位。用ROM芯片（4K4位）和RAM（2K8位）芯片组成一个半导体存储器，按字节编址。该存储器ROM区的容量为16KB，RAM的容量为10KB。（1）组成该存储器需要多少块ROM芯片和RAM芯片？（2）该存储器共需要多少根地址线？ROM芯片、RAM芯片各需要连入哪几根地址线？（3）需要设置多少个片选信号，分别写出各片选信号的逻辑表达式。4、某机CPU可寻址的最大存储空间为64KB，存储器按字节编址，CPU的数据总线宽度为8位，可提供一个控制信号为#RD(低电平为读，高电平为写)。目前

41、系统中使用的存储器容量为8KB，其中4KB为ROM，拟采用容量为2K8位的ROM芯片，其地址范围为0000H0FFFH。4KB为RAM，拟采用容量为4K2位的RAM芯片，其地址范围为4000H4FFFH。（1）需RAM和ROM芯片各多少片？（2）画出CPU与存储器之间的连接图（译码器自定）。5、CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns。求：Cache主存系统的命中率，平均访问时间和效率。6、假设主存容量为512K16位，Cache容量为409616位，块长为4个16位的字，访存地址为字地

42、址。（1）在直接映射方式下，设计主存的地址格式。（2）在全相联映射方式下，设计主存的地址格式。（3）在二路组相联映射方式下，设计主存的地址格式。（4）若主存容量为512K32位，块长不变，在四路组相联映射方式下，设计主存的地址格式。7、某机字长32位，主存按字节编址，现有4种不同长度的数据（字节、半字、单字、双字），请采用一种既节省存储空间，又能保证任何长度的数据在单个存取周期内完成读写的方法，将一批数据顺序地存入主存，画出主存中数据的存放示意图。这批数据一共有10个，它们依次为字节、半字、双字、单字，字节，单字、双字、半字、单字、字节。8、若低位交叉的8体并行主存按字节编址，每个模块的读写宽

43、度为两个字节，请图示8体交叉并行主存的编址情况，若每个模块的读写周期均为250ns,求8体交叉并行主存的带宽。若读操作所涉及的8个单元地址为下列两种情况，是分别计算这两种情况时8体交叉并行主存的实际带宽。（1）8880H, 8881H,8882H, 8883H, 8884H,8885H, 8886H,8887H(2) 8880H, 8884H, 8888H，888CH, 8890H, 8894H, 8898H，889CH.第四章一、填空题1、零地址运算指令的操作数来自（堆栈）。2、根据操作数所在位置，指出其寻址方式：操作数在寄存器中称为（寄存器）寻址方式；操作数地址在寄存器中，称为（寄存器间接

44、）寻址方式；操作数在指令中，称为（立即）寻址方式；操作数地址在指令中，称为（直接）寻址方式。操作数的地址，为某一个寄存器的内容与位移之和，则可以是（变址）、（基址）和（相对）寻址方式。3、设字长和指令长度均为24位，若指令系统可完成108种操作，并且具有直接、间接（一次间址）、变址、基址、相对、立即6种寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占（ 7 ）位，寻址特征位占（ 3 ）位，可直接寻址的范围是（ 214 ），一次间址的范围是（ 224 ）。二、选择题1、 指令系统中采用不同寻址方式的目的主要是（ B ）。A 可以降低指令译码难度 B 缩短指令字长，扩大寻址空间，提高

45、编程灵活性C 实现程序控制2、一地址指令中，为完成两个数的算术运算，除地址译码器指明的一个操作数外，另一个操作数常用（ C ）。A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式3、操作数在寄存器中的寻址方式称为（ B ）寻址。A 直接 B 寄存器直接 C 寄存器间接4、寄存器间接寻址方式中，操作数在（ C ）中。A 通用寄存器 B 堆栈 C 主存单元5、扩展操作码是（ C ）。A 操作码字段以外的辅助操作字段的代码B 指令格式中不同字段设置的操作码C 一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数的指令可以具有不同的操作码长度。6、（ B ）方式便于数组的处理。A、间接

46、寻址 B、变址寻址 C、相对寻址 D、基址寻址7、以下有关指令系统的说法，错误的是（ D ）A、指令系统是计算机硬件设计的重要依据 B、指令系统是表征一台计算机功能的重要因素C、指令系统是计算机软件、硬件的界面 D、指令系统与机器语言无关8、程序控制类指令的功能是（ A ）A、改变程序执行顺序 B、进行主存和CPU之间的数据传送C、进行CPU和外设之间的数据传送 D、控制进、出栈操作9、RISC思想主要基于的是（ C ）A、减少指令的平均执行周期数 B、减少指令的复杂度 C、减少硬件的复杂程度 D、便于编译器的编写10、下列几项中，不符合RISC指令系统的特点是（ B ）A、指令长度固定，指令

47、种类少 B、寻址方式种类尽量减少，指令功能尽可能强C、增加寄存器的数目，以尽量减少访存次数D、选取使用频率最高的一些简单指令，以及很有用但不复杂的指令11、（ C ）方式对实现程序浮动提供了支持。A、间接寻址 B、变址寻址 C、相对寻址 D、基址寻址12、假定指令中地址码所给出的是操作数的有效地址，则该指令采用（ B ）寻址方式。A、立即 B、直接 C、基址 D、变址13、以下几种寻址方式中，（ B ）方式取操作数最快。A、直接寻址 B、寄存器寻址 C、相对寻址 D、基址寻址14、以下关于RISC的描述正确的是（ C ）A、支持的寻址方式更多 B、指令条数多C、只有取数/存数指令访问存储器，其余指令的操作均在寄存器之间进行 D、指令字长不固定15、执行一条一地址的加法指令共需要（ B ）次访问主存（含取指令）。A、1 B、2 C、3 D、416、零地址的运算类指令在指令格式中不给出操作数地址，参加的两个操作数来自（ C ）。A、累加器和寄存器 B、累加器和暂存器 C、堆栈的栈顶和次栈顶单元 D、暂存器和堆栈的栈顶单元17、在关于一地址运算类指令的叙述中，正确的是（ B ）。A、仅有一个操作数，其地址由指令的操作码提供 B、可能有一个操作数，也可能有两个操作数 C、一定有两个操作数，另一个是隐含的 D、指令的地址码字段存放的一定是操作码18、一个计算机系统采用32位单