模块八(修改)时序逻辑电路及应用(二)

1、8.2.1 时序逻辑电路概述8.2.2 时序逻辑电路的分析8.2.3计数器8.2.4 寄存器8.2.5 555定时器本本 章章 内内 容容模块八模块八 时序逻辑电路（二）时序逻辑电路（二）熟悉：时序逻辑电路的描述方法和基本熟悉：时序逻辑电路的描述方法和基本 分析方法；分析方法；理解：计数器、寄存器的概念和功能；理解：计数器、寄存器的概念和功能；掌握：掌握：555555定时器的逻辑功能和常见的定时器的逻辑功能和常见的 应用电路。应用电路。学学 习习 目目 标标模块八模块八 时序逻辑电路（二）时序逻辑电路（二）8.2.18.2.1时序逻辑电路概述时序逻辑电路概述一、时序逻辑电路的特点：一、时序逻辑

2、电路的特点：1.1.时序逻辑电路包含组合逻辑电路和存储电路两部分时序逻辑电路包含组合逻辑电路和存储电路两部分2.2.存储电路的状态反馈到组合逻辑电路的输入端，与存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。外部输入信号共同决定组合逻辑电路的输出。时序逻辑电路时序逻辑电路 的结构框图如图的结构框图如图13.113.1所示所示时序逻辑电路输入输出信号的关系可以用下列时序逻辑电路输入输出信号的关系可以用下列3 3式式来表示：来表示：输出方程：输出方程：驱动方程驱动方程: :状态方程：状态方程：nqXFZ,1nqXFy,2nnqyFQ,132.2.状态转换图状态转

3、换图 用状态图描述时序电路的逻辑功能，不仅能反映用状态图描述时序电路的逻辑功能，不仅能反映输出状态与输入之间的关系，还能反映输出状态与电路原输出状态与输入之间的关系，还能反映输出状态与电路原来状态之间的关系。来状态之间的关系。状态图的构成如图状态图的构成如图13.213.2所示所示二、时序逻辑电路的逻辑功能的描述方法二、时序逻辑电路的逻辑功能的描述方法1.1.逻辑电路图逻辑电路图 最常用的存储器件是触发器最常用的存储器件是触发器。3.3.时序波形图时序波形图用时序波形图描述时序电路，便于了解电路的工作过用时序波形图描述时序电路，便于了解电路的工作过程，可以对电路中的各种信号与状态之间发生转换的

4、时程，可以对电路中的各种信号与状态之间发生转换的时间顺序有一个直观的认识。间顺序有一个直观的认识。8.2.2 8.2.2 时序逻辑电路的分析时序逻辑电路的分析 时序逻辑电路的分析是指有给定的时序逻辑电路说明时序逻辑电路的分析是指有给定的时序逻辑电路说明其逻辑功能的分析方法，对于给出的时序逻辑电路可按下其逻辑功能的分析方法，对于给出的时序逻辑电路可按下述步骤进行分析：述步骤进行分析：1.1.根据给定的逻辑图写出各触发器的时钟方程、驱动方程根据给定的逻辑图写出各触发器的时钟方程、驱动方程和输出方程。和输出方程。2.2.把驱动方程代入相应触发器的特性方程，求出各触发器把驱动方程代入相应触发器的特性方

5、程，求出各触发器的状态方程。的状态方程。3.3.把电路的输入信号和现态的各种可能取值组合代入状态把电路的输入信号和现态的各种可能取值组合代入状态方程和输出方程，求出相应的次态和输出信号值，列出正方程和输出方程，求出相应的次态和输出信号值，列出正值表。值表。4.4.画出状态图或画出时序波形图。画出状态图或画出时序波形图。5.5.检查电路能否自启动并说明其逻辑功能。检查电路能否自启动并说明其逻辑功能。一、时序逻辑电路的分析方法一、时序逻辑电路的分析方法例例13.113.1 试分析图试分析图13.313.3所示时序电路的逻辑功能。所示时序电路的逻辑功能。二、同步时序电路分析举例。二、同步时序电路分析

6、举例。CPCPCPCP321nnnnQQJQQJJ2133121, 1nnQQF31 驱动方程：驱动方程： 输出方程：输出方程：时钟方程：时钟方程：解：解：1.1.写方程：写方程：nnnQKQJQ1nnQQ111nnnnnnQQQQQQ2123112nnnnnnQQQQQQ3132113 2.2.求状态方程：求状态方程：JKJK触发器的特性方程为触发器的特性方程为 将驱动方程代入特性方程，可得各触发器的状态方程：将驱动方程代入特性方程，可得各触发器的状态方程： 000123nnnQQQ0, 0, 0, 1131211FQQQnnn 3.3.列状态转换表：列状态转换表： 设电路的初始状态开始，把

7、设电路的初始状态开始，把代入各触发器的状态方程和输出方程，得代入各触发器的状态方程和输出方程，得 将这一结果作为新的现态在代入方程进行计算。最将这一结果作为新的现态在代入方程进行计算。最后得到完整的状态转换表如表后得到完整的状态转换表如表13.113.1所示。所示。4.4.画状态图和时序图画状态图和时序图5.5.说明逻辑功能：说明逻辑功能： 由以上分析可以看出，电路状态在每加入由以上分析可以看出，电路状态在每加入6 6个时个时钟脉冲信号时循环变化一次。这个电路具有对时钟脉冲钟脉冲信号时循环变化一次。这个电路具有对时钟脉冲信号计数的功能，即一个同步六进制计数器。信号计数的功能，即一个同步六进制计

8、数器。13.313.3计数器计数器 计数器计数器概念：用来实现累计电路输入概念：用来实现累计电路输入CPCP脉冲个数功能的时序电路。脉冲个数功能的时序电路。 1. 1.同步二进制计数器同步二进制计数器例例13.313.3 试分析试分析13.713.7所示同步二进制计数器电路的逻辑功能。所示同步二进制计数器电路的逻辑功能。一、同步计数器一、同步计数器CPCPCPCP0211, 100KJnnQKQJ0101,nnQQJ102nnQQK102)(1CPQKQJQnnn)(0000010CPQQKQJQnnnn)(0101111111CPQQQQQKQJQnnnnnnn)(012012222112C

9、PQQQQQQQKQJQnnnnnnnnn解：（解：（1 1）写相关方程式。）写相关方程式。 时钟方程：时钟方程： 驱动方程：驱动方程： （2 2）求状态方程：）求状态方程：JKJK触发器的特性方程为：触发器的特性方程为： 将驱动方程分别代入将驱动方程分别代入JKJK触发器特性方程，可得状态方程：触发器特性方程，可得状态方程： （3 3）求出对应状态值。列状态表如表）求出对应状态值。列状态表如表13.3,13.3,状态图和时状态图和时序图如图序图如图13.813.8所示。所示。（4 4）归纳分析结果确定电路逻辑功能）归纳分析结果确定电路逻辑功能 经分析此电路经过八个经分析此电路经过八个CPCP

10、脉冲完成一个循环过程。脉冲完成一个循环过程。此电路为同步三位二进制（或一位八进制）减法计数器。此电路为同步三位二进制（或一位八进制）减法计数器。2 2同步非二进制计数器同步非二进制计数器 例例13.4 13.4 试分析图试分析图13.913.9所示同步非二进制计数器电路的逻所示同步非二进制计数器电路的逻辑功能。辑功能。CPCPCPCP0211,020KQJnnnQKQJ0101,nnQQJ10212K)(02000010CPQQQKQJQnnnnn)(1010111111CPQQQQQKQJQnnnnnnn)(012222212CPQQQQKQJQnnnnnn时钟方程：时钟方程：驱动方程：驱动

11、方程： （2 2）求各触发器的状态方程。）求各触发器的状态方程。 解：（解：（1 1）写相关方程式。）写相关方程式。（3 3）求出对应状态值。列状态表，如表）求出对应状态值。列状态表，如表13.413.4所示。所示。画状态图如图画状态图如图13.1013.10（a a）所示，时序图如图）所示，时序图如图13.1013.10（b b）所示。）所示。 （4 4）归纳分析结果：此电路循环过程包括了五个有）归纳分析结果：此电路循环过程包括了五个有效输出状态，是具有启动功能的同步五进制加法计数器效输出状态，是具有启动功能的同步五进制加法计数器。二、同步集成计数器二、同步集成计数器 1.1.集成同步计数器

12、集成同步计数器74LS16174LS16174LS16174LS161是一种同步四位二进制加法集成计数器。是一种同步四位二进制加法集成计数器。逻辑功能如表逻辑功能如表13.513.5所示。所示。0CR复位功能：复位功能：当复位端当复位端时，输出全为零，实现异步清除功能。时，输出全为零，实现异步清除功能。0CR0LD CPCP01230123DDDDQQQQ，并且并且同步预置数功能：同步预置数功能：当当时，时，,实现同步预置数功能。实现同步预置数功能。保持功能：保持功能：当当1CR0TPCTCT且且时，输出不变。时，输出不变。 1TPCTCTLDCR CPCP，且，且时，计数器才开始加法计数，实

13、现计数功能。时，计数器才开始加法计数，实现计数功能。计数功能：计数功能：当当 （1 1）直接清零法。）直接清零法。出二进制代码中等于出二进制代码中等于“1”1”的输出端，通过与非门反的输出端，通过与非门反 锁到集成芯片的复位端锁到集成芯片的复位端CR，使输出回零。，使输出回零。2.2.任意进制计数器任意进制计数器以集成同步计数器以集成同步计数器74LS16174LS161为例，为例，CR概念：利用芯片的复位端概念：利用芯片的复位端和与非门，将和与非门，将N N所对应的输所对应的输 通过与非门接至通过与非门接至74LS16174LS161是复位端，是复位端，电路如图电路如图13.1213.12所

14、示，实现所示，实现N N值反馈清零法。值反馈清零法。1TPCTCT3Q1Q例如：用例如：用74LS16174LS161芯片构成十进制计数器，令芯片构成十进制计数器，令，因为，因为N=10N=10，对应二进制代码为，对应二进制代码为10101010，将输出端，将输出端原理：原理：当当=0=0时，计数器输出复位清零。时，计数器输出复位清零。CR当当 由由0 0变变1 1时，计数器开始加法计数。时，计数器开始加法计数。CRCR 与非门输出为与非门输出为0 0，即，即=0=0，使计数器复位清零，使计数器复位清零，10100123QQQQ当第十个当第十个CP脉冲输入时，脉冲输入时，1LD，计数器又开始重

15、新计数。，计数器又开始重新计数。与非门变为与非门变为1 1时时, ,（2 2）级联法）级联法级联法：将低位芯片的进位输出端级联法：将低位芯片的进位输出端COCO端和高位芯片的计端和高位芯片的计数控制端数控制端CTTCTT或或CTPCTP直接连接，外部计数脉冲同时从每片芯直接连接，外部计数脉冲同时从每片芯片的片的CPCP端输入，再根据要求选取实现任意进制的对应方法端输入，再根据要求选取实现任意进制的对应方法，完成电路。，完成电路。例：例：用用74LS16174LS161芯片构成二十四进制计数器。芯片构成二十四进制计数器。 因因N=24N=24（大于十六进制），故需要两片（大于十六进制），故需要两

16、片74LS161. 74LS161. 接法如图接法如图13.1313.13所示。所示。13.4寄存器寄存器 一、寄存器一、寄存器 1.1.寄存器用于寄存一组二进制代码，寄存器用于寄存一组二进制代码， 2.2.由具有存储功能的触发器组合起来构成的由具有存储功能的触发器组合起来构成的. . 3. 3.一个触发器可以存储一个触发器可以存储1 1位二进代码，存放位二进代码，存放n n位二进制代码的寄存器需要位二进制代码的寄存器需要n n个触发器来构成。个触发器来构成。 4.4.按功能寄存器可分为：数码寄存器和移位按功能寄存器可分为：数码寄存器和移位寄存器。寄存器。例：例：图图13.1413.14是由是

17、由D D触发器组成的四位寄存器，其工作原触发器组成的四位寄存器，其工作原理如下：理如下： 构成寄存器的常用芯片有构成寄存器的常用芯片有74LS7774LS77（四位双稳锁存器）、（四位双稳锁存器）、74LS10074LS100（八位双稳锁存器）、（八位双稳锁存器）、74LS17474LS174（六位寄存器）等（六位寄存器）等为高电平，无为高电平，无CPCP脉冲到来寄存器保持原脉冲到来寄存器保持原R当异步复位端当异步复位端012310111213DDDDQQQQnnnn状，状，CPCP上升沿到来后置数。有上升沿到来后置数。有为低电平，寄存器清零。为低电平，寄存器清零。R当异步复位端当异步复位端3

18、.3.单向移位寄存器单向移位寄存器（1 1）只能将寄存的数据在相邻位之间单方向移动。）只能将寄存的数据在相邻位之间单方向移动。（2 2）按移动方向分为左移位寄存器和右移位寄存器）按移动方向分为左移位寄存器和右移位寄存器二、移位寄存器二、移位寄存器1. 1. 移位寄存器除了接受、储存、输出数据以外，同时还移位寄存器除了接受、储存、输出数据以外，同时还能将其中寄存的数据按一定方向进行移动。能将其中寄存的数据按一定方向进行移动。2. 2. 移位寄存器有单向和双向移位寄存器之分。移位寄存器有单向和双向移位寄存器之分。CPCPCPCPCP0321nQD10nQD21DD 3)(1CPDQn（3 3）右移

19、位寄存器电路如图）右移位寄存器电路如图13.1613.16所示所示驱动方程：驱动方程：D D触发器的特征方程：触发器的特征方程：时钟方程时钟方程: :（4 4）其功能分析如下）其功能分析如下: :)(110CPQQnn)(211CPQQnn)(312CPQQnn)(13CPDQn（5 5）求各触发器的状态方程。）求各触发器的状态方程。 （6 6）确定时序电路的逻辑功能。）确定时序电路的逻辑功能。 右移移位寄存器电路中，随着右移移位寄存器电路中，随着CPCP脉冲的递增，触发脉冲的递增，触发器输入端依次输入数据器输入端依次输入数据D,D,称为串行输入，输入一个称为串行输入，输入一个CPCP脉脉冲，

20、数据向右移动一位。冲，数据向右移动一位。 设电路初态为零，如表设电路初态为零，如表13.613.6所示，根据表所示，根据表13.613.6可画可画出时序图如图出时序图如图13.1713.17所示。所示。4.4.双向移位寄存器双向移位寄存器 （1 1）既可以左移又可以右移的寄存器称为双向移位寄存器。）既可以左移又可以右移的寄存器称为双向移位寄存器。 （2 2）图）图13.1813.18所示为四位双向移位寄存器。所示为四位双向移位寄存器。 在图在图13.1813.18中，中，X X是工作方式控制端。当是工作方式控制端。当X=0X=0时，实现时，实现数据右移寄存功能；当数据右移寄存功能；当X=1X=

21、1时，实现数据左移寄存功能；时，实现数据左移寄存功能；DSLDSL是左移串行输入端，而是左移串行输入端，而DSRDSR是右移串行输入端。是右移串行输入端。 74LS19474LS194典型的双向移位寄存器，如图典型的双向移位寄存器，如图13.1913.19所示。所示。其逻辑功能图如其逻辑功能图如13.713.7所示。所示。1.1.实现数据传输方式的转换实现数据传输方式的转换 数据的传送方式有串行和并行两种。而移位寄存器数据的传送方式有串行和并行两种。而移位寄存器可实现数据传送方式的转换。如图可实现数据传送方式的转换。如图13.1613.16所示，既可以所示，既可以将串行输入转换为并行输出，也可

22、以将串行输入转换为将串行输入转换为并行输出，也可以将串行输入转换为串行输出。串行输出。三、移位寄存器的应用三、移位寄存器的应用2.2.构成移位型计数器构成移位型计数器 （1 1）环形计数器如图）环形计数器如图13.2013.20（a a）所示。）所示。 实现环形计数器时，必须设置适当的初态，且输出实现环形计数器时，必须设置适当的初态，且输出端初始状态不能完全一致，这样电路才能实现计数。端初始状态不能完全一致，这样电路才能实现计数。（2 2）扭环形计数器。）扭环形计数器。 扭环形计数器是单向移位寄存器的串行输入端和串扭环形计数器是单向移位寄存器的串行输入端和串行反相输出端相连，构成一个闭合的环，

23、如图行反相输出端相连，构成一个闭合的环，如图13.2113.21（a a）所示。所示。 实现实现环形计数器时，不必设置初态。状态变化如图实现实现环形计数器时，不必设置初态。状态变化如图13.2113.21（b b）所示。）所示。13.5 55513.5 555定时器定时器一、一、555555定时器电路及其功能定时器电路及其功能1.5551.555定时器电路定时器电路 以以5G5555G555定时器为例，介绍其内部结构，如图定时器为例，介绍其内部结构，如图13.2213.22所示所示 组成：分压器组成：分压器 比较器比较器 触发器触发器 开关及输出。开关及输出。(1)(1)分压器：三个等值电阻串

24、联而成，分压器：三个等值电阻串联而成， 作用：为比较器提高两个参考电压作用：为比较器提高两个参考电压 DDRUU312SRUU122SRUU若控制端外加控制电压若控制端外加控制电压则：则：(2)(2)比较器：由两个结构相同的集成运放构成。比较器：由两个结构相同的集成运放构成。DDRUU321若控制端悬空或通过电容接地，则若控制端悬空或通过电容接地，则1A1RUTHU用来比较参考电压用来比较参考电压和高电平触发端电压和高电平触发端电压1RTHUU1A01OU 当当, ,集成运放集成运放输出输出, ,集成运放集成运放1RTHUU1A11OU当当输出输出2A2RU用来比较参考电压用来比较参考电压和高

25、电平触发端电压和高电平触发端电压TRU当当2RTRUU2A12OU, ,集成运放集成运放输出输出当当2RTRUU2A02OU, ,集成运放集成运放输出输出(3)(3)基本基本RSRS触发器触发器当当RS=01RS=01时，时， 1Q0QQ=0Q=0， ; ;当当RS=10RS=10时，时，Q=1Q=1， (4) (4)开关及输出开关及输出 放电开关由一个晶体三极管组成，其基极受基本放电开关由一个晶体三极管组成，其基极受基本RSRS触触发器输出端控制。发器输出端控制。当当1Q, ,三极管导通，三极管向外电路提供放电的通路；三极管导通，三极管向外电路提供放电的通路；三极管截止，放电通路被截断。三极

26、管截止，放电通路被截断。 0Q当当2.5552.555定时器的逻辑功能定时器的逻辑功能 以单时基双极型国产以单时基双极型国产5G5555G555定时器为例，其功能如表定时器为例，其功能如表13.813.8所示所示二、二、555555定时器的基本应用电路定时器的基本应用电路1.1.施密特触发器施密特触发器（1 1）一种脉冲信号变换电路，用来实现整形和鉴波。）一种脉冲信号变换电路，用来实现整形和鉴波。（2 2）可以将符合特定条件的输入信号变为对应的矩形波）可以将符合特定条件的输入信号变为对应的矩形波 这个特定条件是：输入信号的最大幅度要大于施密特触这个特定条件是：输入信号的最大幅度要大于施密特触发

27、器中发器中555555定时器的参考电压定时器的参考电压1RUDDRUU321当定时器控制端当定时器控制端S S悬空或通过电容接地时，悬空或通过电容接地时，SUSRUU1当定时器控制端当定时器控制端S S外接控制电压外接控制电压时，则时，则（3）电路结构如图）电路结构如图13.23所示，所示， 定时器外接直流电源和地；高电平触发端定时器外接直流电源和地；高电平触发端THTH和低电平触和低电平触发端发端TRTR直接接，作为信号输入端；外部复位端直接接直流直接接，作为信号输入端；外部复位端直接接直流电源电源DDU 控制端控制端S S通过滤波电容接地。通过滤波电容接地。施密特触发器输入输出波形如图施密

28、特触发器输入输出波形如图13.2413.24所示。所示。 区间时，根据区间时，根据555555定时器功能表定时器功能表13.813.8可知可知OUT将由将由1 1状态转状态转变为变为0 0状态，此刻对应的状态，此刻对应的iu称称 为复位电平或上限阀值电压。为复位电平或上限阀值电压。（4 4）工作原理）工作原理DDiUu310iu当当处于处于上升区间时，根据上升区间时，根据555555定时器功能表定时器功能表13.813.8可知可知OUT=1OUT=1上升区间时，根据上升区间时，根据555555定时器功能表定时器功能表13.813.8可知可知OUTOUT仍保持原仍保持原状态状态1 1不变。不变。DDiDDUuU3231iu当当处于处于DDiUu32iu当当处于处于iu当当处于处于DDiUu31DDiDDUuU3231iu当当处于处于下降区间时，根据下降区间时，根据555555定时器功能表定时器功能表13.813.8可知可知OUTOUT仍保持原仍保持原状态状态0 0不变。不变。区间时，根据区间时，根据5555