第三章组合电路的分析与设计

1、第三章第三章 组合电路的分析和设计组合电路的分析和设计3.1 组合逻辑电路的特点组合逻辑电路的特点3.3 小规模组合逻辑电路的设计小规模组合逻辑电路的设计3.4 组合逻辑电路的冒险组合逻辑电路的冒险3.5 常用的中规模组合逻辑电路与应用常用的中规模组合逻辑电路与应用3.2 组合逻辑电路的分析组合逻辑电路的分析输输入入逻辑关系：逻辑关系：Fi = fi (X1，X2，Xn n) ) （i = 1i = 1，2 2，m m）结构：结构：由由逻辑门逻辑门构成；构成；不含记忆元件；不含记忆元件；输出到输入输出到输入无反馈无反馈回路；回路；输输出出组合逻辑电路组合逻辑电路（简称（简称组合电组合电路路）：

2、任一时刻电路的输出）：任一时刻电路的输出只与当时的输入有关只与当时的输入有关，而，而与与电路过去的输入无关电路过去的输入无关。3.1 组合逻辑电路的特点组合逻辑电路的特点3.2 组合逻辑电路的分析组合逻辑电路的分析分析目的分析目的：1 1、了解逻辑电路的功能，即输出函数与输入变量、了解逻辑电路的功能，即输出函数与输入变量之间的关系。之间的关系。2 2、验证设计的正确与否。、验证设计的正确与否。分析方法分析方法：逐级注释法逐级注释法。从输入开始逐级写出门的输出逻辑。从输入开始逐级写出门的输出逻辑表达式，并利用逻辑代数的一些基本运算定律求出简化表达表达式，并利用逻辑代数的一些基本运算定律求出简化表

3、达式，直到求得整个电路的输出表达式。式，直到求得整个电路的输出表达式。逻逻 辑辑电路图电路图逻逻 辑辑表达式表达式最最 简简表达式表达式电路功电路功能描述能描述真值表真值表分析过程：分析过程：A AB BF F& & & & &组合逻辑电路的分析举例组合逻辑电路的分析举例例：分析如图所示逻辑电路例：分析如图所示逻辑电路ABABAABBABBABAF ABBABABABABA异或门异或门& & & & & &A AC CC CB BF F& & &A AB BA AB BC C组合逻辑电路的分析例组合逻辑电路的分析例3.2.2例例3.2.2 分析如图所示电路的逻辑功能。分析如图所示电路的逻辑功能

4、。ABABAPP13CBAABACP1BCAABBCP2P1P2P3P4P5CBAABCBAA214CPPP CBAABCBCACCBABPABP25CBABBCAAB组合逻辑电路的分析例组合逻辑电路的分析例3.2.2543PPPF & & & & & &A AC CC CB BF F& & &A AB BA AB BC CABP1P2P3P4P5CBAABCBAAP3CBAABCBCACCBAP4CBABBCAABP5CBACBAABCCBACBACBAABCCBA)7 , 4 , 2 , 1 (m组合逻辑电路的分析例组合逻辑电路的分析例3.2.2列出真值表列出真值表mF)7 , 4 , 2

5、 , 1 (0 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 1A AB BC CF F电路逻辑功能描述电路逻辑功能描述：输入变：输入变量取值组合中，量取值组合中，1的个数为的个数为奇数时，输出函数值为奇数时，输出函数值为1。11110000三变量三变量奇偶校验电路奇偶校验电路& & & &=1=1& & &A AB BC CD DF F1 1F F2 2组合逻辑电路的分析例组合逻辑电路的分析例3.2.3例例3-3：分析如图所示混和逻辑电路，写出表达式。：分析如图所示混和逻辑电路，写出表达式。同时使用正

6、、负同时使用正、负两种逻辑，称为两种逻辑，称为混合逻辑混合逻辑。只含一种逻辑只含一种逻辑称为称为单一逻辑单一逻辑。负与门负与门& & & &=1=1& & &A AB BC CD DF F1 1F F2 2组合逻辑电路的分析例组合逻辑电路的分析例3.2.3）混合逻辑处理方法：混合逻辑处理方法：1、任何输入或输出线的小圈去掉（或加上），则相、任何输入或输出线的小圈去掉（或加上），则相应应变量或函数取非变量或函数取非。2、在一个门的输入、输出端同时加上或消去小圈，则、在一个门的输入、输出端同时加上或消去小圈，则门的主体逻辑符号改变，门的主体逻辑符号改变，“与与”变变“或或”，“或或”变变“与与”。

7、CBDACB)(CB异或门异或门DACBDACBF)(1CBDCADBADACBF2DAADCB3.3 小规模组合逻辑电路的设计小规模组合逻辑电路的设计组组合合电电路路的的设设计计小规模（小规模（SSI）中规模（中规模（MSI）大大 / 超大规模（超大规模（LSI / VLSI）追求目标：所用追求目标：所用门最少门最少追求目标：所用追求目标：所用集成块最少集成块最少组合电路的设计就是根据逻辑功能的要求，组合电路的设计就是根据逻辑功能的要求，设计出实现该功能的设计出实现该功能的最优逻辑最优逻辑电路。电路。3.2 小规模组合电路的设计小规模组合电路的设计文字文字描述描述真值表真值表逻逻 辑辑表达式

8、表达式简化简化变换变换逻逻 辑辑电路图电路图设计步骤：设计步骤：标准表标准表达式达式根据限定使用的门电路的根据限定使用的门电路的类型进行变换和化简类型进行变换和化简不同输入变量形式下如何进行设计？不同输入变量形式下如何进行设计？ 多输出函数如何进行设计？多输出函数如何进行设计？采用采用SSI芯片如何进行设计？芯片如何进行设计？指定所用门的类型时如何进行设计？指定所用门的类型时如何进行设计？只提供原变量，无反变量，称为只提供原变量，无反变量，称为单轨入单轨入。既提供原变量也提供反变量，称为既提供原变量也提供反变量，称为双轨入双轨入。3.3.1 由设计要求列真值表由设计要求列真值表关键是确定关键是

9、确定什么是逻辑变量什么是逻辑变量，什么是逻辑函数什么是逻辑函数，以，以及变量与函数分别代表的状态，找出变量与函数之及变量与函数分别代表的状态，找出变量与函数之间的间的因果关系因果关系，最后列出真值表。，最后列出真值表。以起因为逻辑变量以起因为逻辑变量将结果定为输出函数将结果定为输出函数3.3.1 由设计要求列真值表由设计要求列真值表例例3.3.1 3.3.1 有一火灾报警系统，设有烟感、温感和紫有一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，外光感三种类型的火灾探测器。为了防止误报警，只有当两种或两种以上的探测器发出火灾探测信号只有当两种或两种以上的探测器发出火

10、灾探测信号时，报警系统才产生报警控制信号。作出真值表。时，报警系统才产生报警控制信号。作出真值表。三个变量（起因）三个变量（起因）紫外光感探测器发出火灾信号紫外光感探测器发出火灾信号C=1烟感探测器发出火灾信号烟感探测器发出火灾信号A=1温感探测器发出火灾信号温感探测器发出火灾信号B=1报警控制信号报警控制信号F=1一个函数（结果）一个函数（结果）3.3.1 由设计要求列真值表由设计要求列真值表A AB BC CF F紫外光感探测器发出火灾信号紫外光感探测器发出火灾信号C=1烟感探测器发出火灾信号烟感探测器发出火灾信号A=1温感探测器发出火灾信号温感探测器发出火灾信号B=1当两种或两种以上的探

11、测器当两种或两种以上的探测器发出火灾探测信号时，报警发出火灾探测信号时，报警系统才产生报警控制信号。系统才产生报警控制信号。报警控制信号报警控制信号F=11 11 11 10 00 00 00 01 1通常按自然二进通常按自然二进制码的规律排列制码的规律排列0 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 1& & & & &A AB BC CD DM MN NF F3.3.2、逻辑函数的两级门实现、逻辑函数的两级门实现双轨入双轨入时，一般采用时，一般采用两级与非两级与非门门或或两级或非门两级或非门电路

12、来实现。电路来实现。实际中可以根据实际中可以根据现有器件情况现有器件情况和和电路的复电路的复杂程度杂程度来选择是用来选择是用与非门与非门还是用还是用或非门或非门。1、两级与非门电路的实现、两级与非门电路的实现MNCDABFMNCDABMNCDAB要求直接根据最简要求直接根据最简与或式画逻辑电路图与或式画逻辑电路图最简与或表达式最简与或表达式最简与非最简与非-与非表达式与非表达式1、两级与非门电路的实现例、两级与非门电路的实现例3.3.2例例3-53-5：试用两级与非门实现下面的函数：试用两级与非门实现下面的函数：F F（A A，B B，C C，D D）=m m（0 0，1 1，4 4，5 5，

13、8 8，9 9，1010，1111，1414，1515）作函数的卡诺图，化简函数为最简作函数的卡诺图，化简函数为最简与或式与或式，画出电路图。，画出电路图。解：解：000111100001111011 1011100 0110 0 1 1ABCDBAACCAF&CACAABF2、两级或非门电路的实现、两级或非门电路的实现由函数的最简由函数的最简或与或与表达式求出最简或非表达式求出最简或非或非表达式或非表达式)()(NMDCBAF)()(NMDCBANMDCBA直接根据最简或与式直接根据最简或与式画逻辑电路图画逻辑电路图A AB BC CD DM MN NF F1111最简或与表达式最简或与表达

14、式2、两级或非门电路的实现、两级或非门电路的实现例例3-53-5：试用两级或非门实现下面的函数：试用两级或非门实现下面的函数：F F（A A，B B，C C，D D）=m m（0 0，1 1，4 4，5 5，8 8，9 9，1010，1111，1414，1515）作函数的卡诺图，化简函数为最简作函数的卡诺图，化简函数为最简或与式或与式，画出电路图。，画出电路图。解：解：)(CBACAFA AC CF FACB111或非门实现更简单或非门实现更简单求或与式，圈求或与式，圈0格。格。000111100001111011 1011100 0110 0 1 1ABCD3.3.3 逻辑函数的三级门实现逻

15、辑函数的三级门实现输入信号源输入信号源不提供反变量不提供反变量，即，即单轨入单轨入时，组时，组合电路如何设计？合电路如何设计？方法一方法一：对每个输入变量增加一个非门，产：对每个输入变量增加一个非门，产生所需要的反变量。生所需要的反变量。缺点缺点：需要的门多，不经济。：需要的门多，不经济。方法二方法二：用：用阻塞法阻塞法进行设计，节省器件。进行设计，节省器件。两种方法都需要三级门来实现设计。两种方法都需要三级门来实现设计。卡诺图的运算卡诺图的运算卡诺图相加卡诺图相加F F1 1（A,B,CA,B,C）=m=m0 0+m+m1 1+m+m4 4F F2 2（A,B,CA,B,C）=m=m1 1+

16、m+m3 3+m+m6 6F=FF=F1 1（A,B,CA,B,C）+F+F2 2（A,B,CA,B,C）= m= m0 0+m+m1 1+m+m3 3 +m+m4 4 +m+m6 6C01000111101 0 1 0 1 0 00ABC0100011110 00 0 1 1 1 0 0ABC0100011110 1 0 1 1 1 1 0 0AB+=方法方法：对应小方格中的：对应小方格中的0 0、1 1按按逻辑加逻辑加的规则进行相加。的规则进行相加。卡诺图的运算卡诺图的运算卡诺图相乘卡诺图相乘F F1 1（A,B,CA,B,C）=m=m0 0+m+m2 2+m+m3 3 +m+m6 6F

17、F2 2（A,B,CA,B,C）=m=m1 1+m+m2 2+m+m4 4 +m+m6 6F=FF=F1 1（A,B,CA,B,C） F F2 2（A,B,CA,B,C） = m= m2 2 + m+ m6 6C01000111101 1 0 1 01 00ABC0100011110 01 1 1 1 0 0 0ABC0100011110 0 1 0 1 0 0 0 0AB=两个序号不同的两个序号不同的最小项的积为最小项的积为0方法方法：对应小方格中的：对应小方格中的0 0、1 1按按逻辑乘逻辑乘的规则进行相乘。的规则进行相乘。卡诺图的运算卡诺图的运算卡诺图的反演卡诺图的反演C01000111

18、101 1 00 0110ABC0100011110 00 1 1 1 0 0 1AB将原函数的卡诺图中的将原函数的卡诺图中的0换成换成1，1换成换成0。FFF F（A,B,CA,B,C）=m=m0 0+m+m2 2+m+m3 3 +m+m5 553206320),(MMMMmmmmCBAF1 1、阻塞逻辑、阻塞逻辑卡诺图中的卡诺图中的全全0 0格格称为称为0 0重心重心。卡诺图中的卡诺图中的全全1 1格格称为称为1 1重心重心。0001111000011110ABCD0 0重心重心1 1重心重心1 1、阻塞逻辑、阻塞逻辑0001111000011110ABCD凡是包含凡是包含0 0重心重心的

19、合并圈的积的合并圈的积项都是用项都是用反变量反变量标注的。标注的。凡是包含凡是包含1 1重心重心的合并圈的积的合并圈的积项都是用项都是用原变量原变量标注的。标注的。CBA DCA CABAAABDABCACDADACCA既既不包含不包含1 1重心重心也也不包含不包含0 0重心重心的合并圈的合并圈的积项中的积项中既有原变量也有反变量既有原变量也有反变量。两个两个重心都包含重心都包含的圈只有一个，即恒为的圈只有一个，即恒为1 1。CA CBABD1 1、阻塞逻辑、阻塞逻辑为了用与非门来实现为了用与非门来实现只有原变量输入只有原变量输入的组合的组合电路，在函数化简时就要电路，在函数化简时就要围绕围绕

20、1 1重心重心来来画合并画合并圈圈。这样有可能不得不将。这样有可能不得不将0 0格画入圈中，这就格画入圈中，这就需要将此需要将此0 0格扣除，方法是用要被扣除的最小格扣除，方法是用要被扣除的最小项的非项的非 来乘合并圈所对应的积项，这就是来乘合并圈所对应的积项，这就是阻塞逻辑阻塞逻辑，因为，因为 在其对应的输入组合下值在其对应的输入组合下值为为0 0，禁止了积项的输出，使积项受，禁止了积项的输出，使积项受 控制。控制。imimim1 1、阻塞逻辑、阻塞逻辑C01000111100 0 11 0 0 10AB7mAF C01000111100 0 11 0 0 11ABC010001111011

21、 11 1 1 10AB=AABC头部因子圈头部因子圈尾因子圈尾因子圈（阻塞圈）（阻塞圈）ABCA头部因子头部因子尾因子尾因子（阻塞因子）（阻塞因子）为使积项用原变量标注而围绕为使积项用原变量标注而围绕1重心画圈时，重心画圈时，圈入的圈入的0格的扣除格的扣除，就，就相当于乘以一个尾因子相当于乘以一个尾因子。阻塞逻辑阻塞逻辑就是就是利用扣除利用扣除0格的方法格的方法，使积项受使积项受尾因子的控制尾因子的控制。尾因子尾因子又叫又叫阻塞项阻塞项或或禁止项禁止项。1 1、阻塞逻辑、阻塞逻辑阻塞圈可以扩大，对结果没有影响。阻塞圈可以扩大，对结果没有影响。C01000111100 0 11 0 0 10A

22、BBCAF C01000111100 0 11 0 0 11ABC010001111011 11 1 0 10AB=ABC阻塞圈的大小，主要考虑阻塞圈的大小，主要考虑公用程度公用程度。1 1、阻塞逻辑、阻塞逻辑阻塞圈可大可小阻塞圈可大可小，小可以到某个最小项，小可以到某个最小项，大可以超过头部因子圈。大可以超过头部因子圈。为保证非号内不再出现反变量，为保证非号内不再出现反变量，阻塞圈阻塞圈也也应包含应包含1 1重心重心。大的阻塞圈可以减少变量，但阻塞圈选大大的阻塞圈可以减少变量，但阻塞圈选大还是选小，应考虑阻塞圈的还是选小，应考虑阻塞圈的公用公用程度。程度。2、用阻塞法设计三级与非电路、用阻塞

23、法设计三级与非电路步步 骤骤作卡诺图，围绕作卡诺图，围绕1 1重心重心画头部因子圈画头部因子圈，可以圈入可以圈入0 0格格。围绕围绕1 1重心画重心画阻塞圈阻塞圈将将0 0格阻塞掉，阻塞圈格阻塞掉，阻塞圈可以包含可以包含1 1格格，被阻塞掉的被阻塞掉的1 1格以后格以后补补上上。注注意意阻塞圈阻塞圈尽可能尽可能公用公用。以以最少最少的的头部因子圈头部因子圈和和最少最少的的阻塞圈覆盖全部阻塞圈覆盖全部1 1格格。写出表达式，画出逻辑电路图。写出表达式，画出逻辑电路图。用阻塞法设计三级与非电路举例用阻塞法设计三级与非电路举例例：设输入例：设输入没有反变量没有反变量，用三级与非，用三级与非门实现函数

24、门实现函数F=F=m m （3 3，4 4，5 5，6 6）ABCAABCBCABCBCABCAFC01000111100 0 11 01 10AB作作卡诺图卡诺图画画头部因子圈头部因子圈和和阻塞圈阻塞圈检查检查覆盖所有覆盖所有1 1格否格否写出写出表达式表达式画逻辑画逻辑电路图电路图& & & &C CA AB BF F& &用阻塞法设计三级与非电路举例用阻塞法设计三级与非电路举例例例 设输入没有反变量，用三级与非门实现函数设输入没有反变量，用三级与非门实现函数F F（A A，B B，C C，D D）=m m（1 1，5 5，7 7，8 8，9 9）0001111000011110 00 1

25、011100 10000 0 0ABCDCABACABDABBDABBDCABDCABAF1 1& & & & & &C CA AB BD DF F用阻塞法设计三级与非电路例用阻塞法设计三级与非电路例3.3.3例例3.3.33.3.3：设输入没有反变量，用三级与非门实现函数：设输入没有反变量，用三级与非门实现函数F F（A A，B B，C C，D D）=m m（1 1，2 2，3 3，4 4，6 6，9 9，1212，1414，1515）0001111000011110 01 0110101 00111 0 1ABCDACBDDACBDCBDBABCBDBACBDCACBDDFABC& & &

26、 & & & & &A AB BC CD DF F3、用阻塞法设计三级或非电路、用阻塞法设计三级或非电路例例3.3.103.3.10：设输入没有反变量，用三级：设输入没有反变量，用三级或非门或非门实现函数实现函数F F（A,B,C,DA,B,C,D）=m m（0,2,4,7,8,10,12,14,150,2,4,7,8,10,12,14,15）000111100001111011 1100000 10110 1 1ABCDDCDBDADBBDCC)()(DCDBDADBBDCCF围绕围绕0重心圈重心圈0格，阻塞格，阻塞1格。格。1111A AB BD DC C1F F113.3.4 组合电路实

27、际设计中的几个问题组合电路实际设计中的几个问题多输出函数组合电路多输出函数组合电路对应对应一种输入组合一种输入组合，有，有一组一组（多个多个）函数输出函数输出。常见多输出函数组合电路常见多输出函数组合电路有有编码器编码器、译码器译码器和和全加器全加器等。等。多输出函数组合电路多输出函数组合电路设计追求的目标设计追求的目标是：是：总体电路最简总体电路最简，而不是局部简化而不是局部简化。多输出函数组合电路的多输出函数组合电路的设计以单输出函数电路设计为基础，设计以单输出函数电路设计为基础，考虑考虑同一个逻辑门能为多个函数所公用同一个逻辑门能为多个函数所公用，也就是利用，也就是利用公用公用项项，以求

28、，以求总体电路所用门数最少总体电路所用门数最少，电路最简单电路最简单。1、多输出函数的设计、多输出函数的设计多输出函数组合电路的设计举例多输出函数组合电路的设计举例例：用例：用与非门与非门实现下列多输出函数：实现下列多输出函数：F F1 1（A,B,CA,B,C）=m m（0,2,30,2,3） F F2 2（A,B,CA,B,C）=m m（3,6,73,6,7）F F3 3（A,B,CA,B,C）=m m（3,4,5,6,73,4,5,6,7） 各个函数分别化简：各个函数分别化简： C01000111101 10001 00ABC01000111100 0 01 01 01ABC010001

29、11100 0 11 01 11ABF F1 1F F2 2F F3 3BACAF1BCABF2BCAF3共需要共需要7 7个门个门 多输出函数组合电路的设计举例多输出函数组合电路的设计举例BCACAF1BCAABF2BCAAF3C01000111101 10001 00ABC01000111100 0 01 01 01ABC01000111100 0 11 01 11AB& & & & & & &A AB BC CACAC CF F1 1F F3 3F F2 2F F1 1F F2 2F F3 3共需要共需要6 6个门个门 多输出函数组合电路的设计多输出函数组合电路的设计用卡诺图分别对每个函

30、数进行化简，用用卡诺图分别对每个函数进行化简，用箭头连线箭头连线表示出所有的公用圈表示出所有的公用圈。从相同的最小项开始，从相同的最小项开始，试着改变圈法试着改变圈法，以求得更，以求得更多的公用圈。多的公用圈。改变圈法的原则改变圈法的原则：若改变圈法后总：若改变圈法后总圈数减少圈数减少（不（不同的圈圈数减少），则同的圈圈数减少），则一定要改圈一定要改圈；若改圈后总；若改圈后总圈数不变圈数不变，则，则取大圈取大圈，以减少门的输入端；若改，以减少门的输入端；若改圈后总圈后总圈数增加圈数增加，则不改圈。，则不改圈。单个变量的圈不用改变圈法。单个变量的圈不用改变圈法。多输出函数组合电路的设计例多输出函

31、数组合电路的设计例3.3.5例例3.3.5 3.3.5 用用与非门与非门实现下列多输出函数：实现下列多输出函数：F F1 1（A,B,C,DA,B,C,D）=m m（2,4,5,10,11,132,4,5,10,11,13） F F2 2（A,B,C,DA,B,C,D）=m m（4,10,11,12,134,10,11,12,13）F F3 3（A,B,C,DA,B,C,D）=m m（2,3,7,10,11,122,3,7,10,11,12）F F4 4（A,B,C,DA,B,C,D）=m m(0,1,4,5,8,9,10,11,12,13(0,1,4,5,8,9,10,11,12,13） 如

32、果各个函数分别化简，不考虑逻辑门的公用，需如果各个函数分别化简，不考虑逻辑门的公用，需要要1414个门来实现电路。个门来实现电路。 多输出函数组合电路的设计例多输出函数组合电路的设计例3.3.5000111100001111001 0001010 01010 1 0ABCD000111100001111001 0100010 01000 1 0ABCD000111100001111000 0100001 11010 1 0ABCD000111100001111011 111111001000 10ABCDF F1 1F F2 2F F3 3F F4 4单个单个变量变量的圈的圈无须无须改圈改圈多

33、输出函数组合电路的设计例多输出函数组合电路的设计例3.3.5CBADCBDCBADCBF1CBACABDCBAF2CBADCABDCBCDAF3CBACF4需需5 5个门个门需需2 2个门个门需需3 3个门个门需需1 1个门个门共需要共需要1111个门，电路如教材个门，电路如教材P64P64图图3.3.163.3.16所示。所示。 以上是一种传统的、以门为基本单元的设计方法，在以上是一种传统的、以门为基本单元的设计方法，在实际中还需要结合所使用的器件灵活应用。实际中还需要结合所使用的器件灵活应用。 2、采用、采用SSI芯片时的设计芯片时的设计设计设计条件条件：由芯片提供的：由芯片提供的门的个数

34、门的个数和和输入端数输入端数是一定的。是一定的。设计追求设计追求目标目标：使用的：使用的芯片数目最少芯片数目最少。设计设计注意注意：必须：必须考虑输入端的数目考虑输入端的数目，化简时有所侧重，并且，化简时有所侧重，并且须将函数表达式变换成与芯片种类相适应的形式须将函数表达式变换成与芯片种类相适应的形式。器器件件名名称称器器件件名名称称型型 号号型型 号号7 74 4L LS S0 00 07 74 4L LS S0 01 17 74 4L LS S0 02 27 74 4L LS S0 04 47 74 4L LS S1 10 07 74 4L LS S1 12 27 74 4L LS S3

35、32 27 74 4L LS S3 38 86 6二二输输入入端端四四与与非非门门二二输输入入端端四四与与非非门门（O OC C）二二输输入入端端四四或或非非门门六六非非门门三三输输入入端端三三与与非非门门三三输输入入端端三三与与非非门门（O OC C）二二输输入入端端四四或或门门二二输输入入端端四四异异或或门门例例3.3.6例例3.3.63.3.6：试用：试用74LS0074LS00实现下列函数：实现下列函数：F F（A,B,C,DA,B,C,D）=m m（2,3,6,7,8,9,10,11,12,132,3,6,7,8,9,10,11,12,13） 000111100001111000 1

36、100111 11011 1 0ABCDBACACAF1需三个二输入与非门和需三个二输入与非门和一个三输入与非门一个三输入与非门)(CBACABCACA BCACA提公因子提公因子例例3.3.6&BCAAFBCACAF 正好需要一正好需要一片片74LS003、指定门类型的设计、指定门类型的设计如果设计如果设计限定必须使用某种类型的门电路限定必须使用某种类型的门电路，必须将必须将函数表达式变换成与门电路类型相适应的形式函数表达式变换成与门电路类型相适应的形式。（1 1）与或与或表达式转为表达式转为与非与非与非与非表达式表达式例例3.3.7 3.3.7 将将 变为最简与非与非形式。变为最简与非与非

37、形式。ADDCAACDABF000111100001111000 0100110 01100 1 1ABCD将最简与或表达式将最简与或表达式两次两次求反求反，再使用摩根定理。，再使用摩根定理。ACADABFACADABACADAB两次求反两次求反摩根定理摩根定理化简化简（2 2）或与或与表达式转为表达式转为或非或非或非或非表达式表达式将最简或与表达式将最简或与表达式两次求反两次求反，再使用摩根定理。，再使用摩根定理。例例3.3.8 3.3.8 将将 变为最简或非或非形式。变为最简或非或非形式。)()()(CBCADCABAFCBACDCABAF*CBACBA)()(CBCABAF)()(CBC

38、ABACBCABA求对偶求对偶化简化简求对偶求对偶两次求反两次求反摩根定理摩根定理（3 3）与或与或表达式转为表达式转为与或非与或非表达式表达式方法方法:1:1、做卡诺图，用、做卡诺图，用圈圈0 0的方法先的方法先求反函数求反函数 的的最简与或最简与或表达式；表达式；2 2、对对 求反求反，直接得到函数，直接得到函数F F的的与或非表达式。与或非表达式。FF例例3.3.9 3.3.9 求求 的与或非表达式。的与或非表达式。CBACBACBAFC01000111101 0 10 1011ABCBBAFCBBAF（4 4）与或与或表达式转为表达式转为或与或与表达式表达式（5 5）与或与或表达式转为

39、表达式转为或非或非或非或非表达式表达式在卡诺图上用在卡诺图上用圈圈0 0的方法即的方法即可可得到最简或与得到最简或与表达式表达式方法方法: :先将先将与或与或表达式表达式变为或与变为或与式，再式，再两次求反两次求反，用用摩根定理摩根定理即可转为即可转为或非或非或非或非表达式。表达式。例例3.3.10例例 3.3.10 设输入不提供反变量，试用一片设输入不提供反变量，试用一片74LS00和和一片一片74LS386（4个个2输入异或门）实现输入异或门）实现全减器全减器。1 0 1 0- 0 0 1 11被减数被减数 A减数减数 B差差 D0 00 00 00 01 11 11 11 10 00 0

40、1 11 10 00 01 11 10 01 10 01 10 01 10 01 1A Ai iB Bi iC Ci i- -1 1D Di iC Ci i0 01 11 10 11 00 00 01 1全减器全减器：考虑低位借位考虑低位借位的减法器。的减法器。10 1例例3.3.100 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 1A Ai iB Bi iC Ci i- -1 1D Di iC Ci i0 01 11 10 01 10 00 01 10 01 11 11 10 00 00 01 11

41、111iiiiiiiiiiiiiCBACBACBACBAD11)(iiiiiiCBACBA1iiiCBA1111iiiiiiiiiiiiiCBACBACBACBAC11)(iiiiiCBCBA例例3.3.10= =1 1= =1 1& &A Ai iB Bi iC Ci i- -1 1D Di i& & &C Ci i& &1iiiiCBAD11)(iiiiiiCBCBAC全减器电路全减器电路2个异或门个异或门4个与非门个与非门需需1片片74LS00和和1片片74LS3863.3.5 组合电路设计实例组合电路设计实例例例3.3.11 3.3.11 用用或非门或非门设计一个设计一个8421BCD

42、8421BCD码的四舍五入电路。码的四舍五入电路。 mF)15,14,13,12,11,10()9 , 8 , 7 , 6 , 5(000111100001111000 10110 101 ABCD)(DCABA111A AB BC CD DF F半加器半加器例例3.3.12 3.3.12 半加器、全加器的设计半加器、全加器的设计半加器半加器：只考虑加数和被加数，：只考虑加数和被加数，不考虑低位进位的不考虑低位进位的相加运算，即相加运算，即只实现两个数的相加，求得和数及向只实现两个数的相加，求得和数及向高位进位的逻辑部件高位进位的逻辑部件，称为，称为半加器半加器。A BA BS CS C0 0

43、0 00 10 11 01 01 11 100101001BABASBAABC =1=1& &A AB BS SC CC CO OA AB BS SC C半加器逻辑符号半加器逻辑符号全加器全加器用用异或门异或门及及与或非门与或非门设计一位全加器设计一位全加器 1 0 1 0+ 0 0 1 11 1 0 1被加数被加数 A加数加数 B和和 S全加全加：考虑低位进位的加法考虑低位进位的加法1 1、列真值表、列真值表0 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 1A Ai iB Bi iC Ci i- -

44、1 1S Si iC Ci i0 01 11 10 01 10 00 01 10 00 00 01 10 01 11 11 12 2、化简和变换得到输、化简和变换得到输出表达式。出表达式。全加器全加器0 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 1A Ai iB Bi iC Ci i- -1 1S Si iC Ci i0 01 11 10 01 10 00 01 10 00 00 01 10 01 11 11 1有有2个以个以上上1，出，出1。奇数个奇数个1，出，出1。1iiiiCBASiiiiii

45、BACBAC1)(3 3、画电路图、画电路图=1=1=1=111 1A Ai iB Bi iC Ci-1i-1C Ci iS Si i全加器全加器COCOCICIC Ci iC Ci-1i-1A Ai iB Bi iS Si i全加器的逻辑符号全加器的逻辑符号A A0 0A A1 1A A2 2A A3 3B B0 0B B1 1B B2 2B B3 3S S0 0S S1 1S S2 2S S3 3CICICICICICICICICOCOCOCOCOCOCOCOC C-1-1C C3 3四位二进制加法器四位二进制加法器C3S3S2S1S0=A3A2A1A0+B3B2B1B0例例3.3.13

46、3.3.13 用用同或门同或门、与非门与非门和和或非门或非门设计一个设计一个两位二进两位二进制数码比较器制数码比较器。 3.3.5 组合电路设计实例组合电路设计实例文字文字描述描述真值表真值表化简化简变换变换逻逻 辑辑电路图电路图1 1、分析题目的文字描述，作出真值表。、分析题目的文字描述，作出真值表。四个变量四个变量二进制数二进制数A=A1A0 三个函数三个函数AB: F1=1二进制数二进制数B=B1B0A=B: F2=1AB)=A3B3+（A3 B3 ) A2B2+ ( A3 B3 ) ( A2 B2 ) A1B1 +( A3 B3 ) ( A2 B2 ) ( A1 B1 ) A0B0F2

47、 (A=B) =(A3 B3)(A2 B2) (A1 B1)(A0 B0)例例3.3.14例例3.3.143.3.14：试用：试用全加器全加器及及与非门与非门设计一个设计一个一位一位8421BCD8421BCD码加法器码加法器。1 1、分析题目，作出真值表。、分析题目，作出真值表。 九个变量九个变量被加数：被加数：A8A4A2A1 五个函数五个函数和和:Y8、Y4、Y2、Y1加数：加数：B8B4B2B1向高位的进位：向高位的进位： C来自低位的进位来自低位的进位C08421BCD8421BCD码是用码是用四位二进制数表示一位十进制数四位二进制数表示一位十进制数，前面曾经，前面曾经设计过四位二进

48、制加法器，在本设计中是否可以利用一下设计过四位二进制加法器，在本设计中是否可以利用一下已有的四位二进制加法器呢？已有的四位二进制加法器呢？例例3.3.140 1 0 0+ 0 0 1 10 1 1 10 1 1 0+ 0 1 1 11 1 0 11 0 0 0+ 1 0 0 11 0 0 0 14+ 376+ 7138+ 917+ 0 1 1 01 0 0 1 1+ 0 1 1 01 0 1 1 1结果是结果是BCD码码结果不是结果不是BCD码码结果不是结果不是BCD码码修正修正：对大于：对大于9的结果再的结果再加加6问题转变为给四位二进制加法器设计加问题转变为给四位二进制加法器设计加6修正修

49、正电路来实现电路来实现8421BCD码加法器，因此要找出码加法器，因此要找出加加6修正的规律，修正的规律，列写加列写加6修正电路的真值表修正电路的真值表。结果是结果是BCD码码结果是结果是BCD码码例例3.3.14 五个变量五个变量二进制加法器和：二进制加法器和：S8、S4、S2、S1 五个函数五个函数8421BCD码和码和:Y8、Y4、Y2、Y1向高位的进位向高位的进位 C二进制加法二进制加法进位进位Cb二二 进进 制制 加加 法法 结结 果果8 8 4 4 2 2 1 1 B B C C D D 码码C Cb b S S8 8 S S4 4 S S2 2 S S1 1C C Y Y8 8

50、Y Y4 4 Y Y2 2 Y Y1 1说说明明0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 1 10 0 0 0 0 0 1 1 0 00 0 0 0 0 0 1 1 1 10 0 0 0 1 1 0 0 0 00 0 0 0 1 1 0 0 1 10 0 0 0 1 1 1 1 0 00 0 0 0 1 1 1 1 1 10 0 1 1 0 0 0 0 0 00 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 1 10 0 0 0 0 0 1 1 0 00 0 0 0 0 0 1 1 1 10 0 0 0 1 1 0 0 0 00 0 0 0 1

51、1 0 0 1 10 0 0 0 1 1 1 1 0 00 0 0 0 1 1 1 1 1 10 0 1 1 0 0 0 0 0 00 0 1 1 0 0 0 0 1 10 0 1 1 0 0 1 1 0 00 0 1 1 0 0 1 1 1 10 0 1 1 1 1 0 0 0 00 0 1 1 1 1 0 0 1 10 0 1 1 1 1 1 1 0 00 0 1 1 1 1 1 1 1 11 1 0 0 0 0 0 0 0 01 1 0 0 0 0 0 0 1 10 0 1 1 0 0 0 0 1 11 1 0 0 0 0 0 0 1 11 1 0 0 0 0 1 1 0 01 1 0

52、0 0 0 1 1 1 11 1 0 0 1 1 0 0 0 01 1 0 0 1 1 0 0 1 11 1 0 0 1 1 1 1 0 01 1 0 0 1 1 1 1 1 11 1 1 1 0 0 0 0 0 01 1 0 0 0 0 1 1 0 01 1 0 0 0 0 1 1 1 11 1 0 0 0 0 0 0 0 01 1 1 1 0 0 0 0 1 1十十进进制制无无需需修修正正需需加加0 01 11 10 0修修正正0 01 12 23 34 45 56 67 78 89 91 10 01 11 11 12 21 13 31 14 41 15 51 16 61 17 71 18

53、 81 19 9C=0时时无需修正无需修正，C=1时时加加0110修正修正。例例3.3.14Cb=1时，时，C=1，Cb=0时时C=m（10，11，12，13，14，15）15,14,13,12,11,10(mbbCCC用用C来控制来控制0110的加入，实现对的加入，实现对S8、S4、S2、S1的修正，得到的修正，得到Y8、Y4、Y2、Y1。2 2、化简、化简C C的表达式。的表达式。0001111000011110 00 0100010 01100 1 1S8S4S2S12848SSSSCCb）15,14,13,12,11,10(mbC3 3、画逻辑电路图。、画逻辑电路图。一位一位8421B

54、CD加法器逻辑电路图加法器逻辑电路图A A1 1A A2 2A A4 4A A8 8B B1 1B B2 2B B4 4B B8 8S S1 1S S2 2S S4 4S S8 8CICICICICICICICICOCOCOCOCOCOCOCOC C0 0C Cb b& & & & &CICICOCOCICICOCOCICICOCOY Y1 1Y Y8 8C CY Y4 4Y Y2 2四位二进制四位二进制加法器加法器2848SSSSCCbC=1时加时加0110修正修正3.4组合逻辑电路的冒险组合逻辑电路的冒险理理想想情情况况电路中的连线和逻辑门都电路中的连线和逻辑门都没有延迟没有延迟。电路的多

55、个输入电路的多个输入信号发生变化信号发生变化时都是时都是同时瞬间完成同时瞬间完成的。的。实实际际情情况况信号通过逻辑门需要信号通过逻辑门需要响应时间响应时间。信号的变化需要一定的信号的变化需要一定的过渡时间过渡时间。多个信号发生变化时多个信号发生变化时有先后快慢有先后快慢的差异。的差异。冒冒险险逻辑逻辑冒险冒险功能功能冒险冒险不同的冒险，产生的原因不同，不同的冒险，产生的原因不同，消除冒险的方法也不相同。消除冒险的方法也不相同。3.4 组合逻辑电路的冒险组合逻辑电路的冒险& &1 1A AF FA AA AF F在在A 从从0变为变为1的过程的过程中，中，F出现了出现了毛刺毛刺。在组合电路中，

56、若某一个输入在组合电路中，若某一个输入变量变量变化前后电路的输出是相同的变化前后电路的输出是相同的，而，而在输入变量变化时可能在输入变量变化时可能出现瞬时的出现瞬时的错误输出错误输出，这种冒险称为，这种冒险称为静态逻辑静态逻辑冒险冒险。一、逻辑冒险与消除方法一、逻辑冒险与消除方法AAF 毛刺毛刺1、逻辑冒险、逻辑冒险F=AB+BCA AC CB BB BABABBCBCF F1 11 1t tpd1pd1t tpd2pd2t tpd3pd3A AC CB BB BABABBCBCF F1 11 11 1t tpd1pd1t tpd2pd2t tpd3pd3输入从输入从111变为变为101。tp

57、d2tpd1+tpd3没有毛刺没有毛刺tpd2bb3 3a a3 3 b b3 3a a0 0 b b0 0a a1 1 b b1 1a a2 2 b b2 2ABABABABA=BA=B输 出输 出比 较 输 入比 较 输 入级联输入级联输入ESGa a3 3bb3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b=b3 3a a2 2=b=b2 2a a3 3=b=b3 3a a3 3=b=b3 3a a3 3=b

58、=b3 3a a2 2bbb2 2a a1 1bb1 1a a1 1bbb0 0a a0 0bb0 0a a0 0=b=b0 0a a0 0=b=b0 0a a0 0=b=b0 0a a0 0=b=b0 0a a0 0=b=b0 0a a0 0=b=b0 01 11 11 11 11 11 10 0 0 00 00 00 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00

59、00 0集成数码比较器的使用集成数码比较器的使用1、用、用74LS85实现四位二进制数的比较实现四位二进制数的比较G=S=0，E =11ABSEG输输出出集成数码比较器的使用集成数码比较器的使用2、用、用74LS85实现实现五位五位二进制数的比较二进制数的比较高四位接数据输入高四位接数据输入端，最低位端，最低位a0接接G，b0接接S。没有相等输出。没有相等输出。相等时相等时G=S=0 或或G=S=1。a4a3a2a1b4b3b2b1a0b0输输出出八位比较器八位比较器方法一：方法一：位扩展位扩展（串行联串行联接接），用两片或多片），用两片或多片4位比位比较器，较器，低位的输出与高位低位的输出与

60、高位的级联输入连接的级联输入连接。注意注意：高低位的：高低位的顺序不能接错顺序不能接错。缺点缺点：比较结果要经过两个芯片的延迟。：比较结果要经过两个芯片的延迟。3、当比较的位数超过四位（五位）时可以、当比较的位数超过四位（五位）时可以将两片或多片集将两片或多片集成四位比较器拼接使用成四位比较器拼接使用。高位高位低位低位24位串行比较器位串行比较器2424位串行比较器位串行比较器串行联接的缺点串行联接的缺点：级数越多，延迟越长，比较速度越慢。：级数越多，延迟越长，比较速度越慢。输输 出出b0 b1 b2 b3a0 a1 a2 a3(ab)(a=b)I(PQ)0 1 0 a0 a1 a2 a3b0