计算机组成课后习题解析

1、13.8 设十进制数设十进制数X=(+128.75)2-10 （1）若若(Y)2=(X)10，用定点数表示用定点数表示Y值。值。（2）设用）设用21个二进制位表示浮点数，阶码个二进制位表示浮点数，阶码5位，其中位，其中阶符用阶符用1位；尾数用位；尾数用16位，其中符号用位，其中符号用1位。阶码底为位。阶码底为2。写出阶码和尾数均用原码表示的。写出阶码和尾数均用原码表示的Y的机器数。的机器数。（3）写出阶码和尾数均用反码表示的）写出阶码和尾数均用反码表示的Y的机器数。的机器数。（4）写出阶码和尾数均用补码表示的）写出阶码和尾数均用补码表示的Y的机器数。的机器数。解：解：（1）X=(1000000

2、0.11)2 2-10 =(0.001000000011)2 =(0.1000000011)2 2-22(2)(3)(4)尾尾符符阶阶符符阶阶码码尾尾数数原码原码010010100000001100000反码反码011101100000001100000补码补码01111010000000110000033.9 设机器字长设机器字长16位。定点表示时，数值位。定点表示时，数值15位，符号位位，符号位1位；浮点表示时，阶码位；浮点表示时，阶码6位，其中阶符位，其中阶符1位；尾数位；尾数10位，位，其中，数符其中，数符1位；阶码底为位；阶码底为2。试求：。试求：（1）定点原码整数表示时，最大正数，

3、最小负数各是）定点原码整数表示时，最大正数，最小负数各是 多少？多少？（2）定点原码小数表示时，最大正数，最小负数各是）定点原码小数表示时，最大正数，最小负数各是 多少？多少？（3）浮点原码表示时，最大浮点数和最小浮点数各是）浮点原码表示时，最大浮点数和最小浮点数各是 多少？绝对值最小的呢（非多少？绝对值最小的呢（非0）？估算表示的十进）？估算表示的十进 制值的有效数字位数制值的有效数字位数能够区分的绝对值最小的数值，也能够区分的绝对值最小的数值，也称为称为分辨率分辨率，体现数值，体现数值精度精度4解解：（1）定点原码整数）定点原码整数 最大正数最大正数 0111 (215-1)10 15 最

4、小负数最小负数 1111 -(215-1)10 15（2）定点原码小数定点原码小数 最大正数最大正数 0.111 (1-2-15)10 15 最小负数最小负数 1.111 -(1-2-15)10 15（3）原码浮点数）原码浮点数尾符尾符 阶符阶符 阶码阶码尾数尾数11595最大浮点数最大浮点数 0 0 11111 111111111 231(1-2-9) 最小浮点数最小浮点数 1 0 11111 111111111 （绝对值最大的负数绝对值最大的负数） -231(1-2-9) 绝对值最小浮点数绝对值最小浮点数 不规格化不规格化 0 1 11111 000000001 （正数为例正数为例） 2-

5、312-9 =2-40 规格化规格化 0 1 11111 100000000 2-312-1 =2-32有效数字：有效数字：9 位位2进制数进制数3 位位8进制数进制数2-10 10-31000110241(0.001)10 (0.0000000001)2即有效数字位数小于即有效数字位数小于363.18 用原码一位乘计算用原码一位乘计算X=0.1101，Y=-0.1011的积的积 XY解：解：部分积（乘积高位）寄存器：部分积（乘积高位）寄存器：A=00.0000被乘数寄存器被乘数寄存器 B=|X|=0.1101乘数乘数(乘积低位乘积低位)寄存器寄存器 C=|Y|=.10117步数步数 条件条件

6、 操作操作 A C Cn 00.0000 .1011 1 Cn=1 +|X| +00.1101 00.1101 00.0110 1.101 2 Cn=1 +|X| +00.1101 01.0011 00.1001 11.10 3 Cn=0 +0 +00.0000 00.1001 00.0100 111.1 4 Cn=1 +|X| +00.1101 01.0001 00.1000 1111.加符号位加符号位: X0 Y0=0 1=1结果：结果：X原原=1.10001111X=-0.1000111183.19 用补码一位乘计算用补码一位乘计算X=0.1010，Y=-0.0110的积的积 XY部分积

7、（乘积高位）寄存器：部分积（乘积高位）寄存器：A=00.0000被乘数寄存器被乘数寄存器 B=X补补=00.1010 -B=-X补补=-X补补=11.0110(补码意义上的相反数补码意义上的相反数)乘数乘数(乘积低位乘积低位)寄存器寄存器 C=Y补补=1.10109步数步数 条件条件 操作操作 A C CnCn+1 00.0000 1.10100 1 CnCn+1=00 +0 +00.0000 00.0000 00.0000 01.1010 2 CnCn+1=10 -X补补 +11.0110 11.0110 11.1011 001.101 3 CnCn+1=01 +X补补 +00.1010 0

8、0.0101 00.0010 1001.10 4 CnCn+1=10 -X补补 +11.0110 11.1000 11.1100 01001.1 5 CnCn+1=11 +0 +00.0000 11.1100 0100 XY补补=1.11000100 XY=-0.00111100103.20 X=-0.10110 ，Y=0.11111 用加减交替法原码一用加减交替法原码一位除计算位除计算X/Y的商及余数的商及余数被除数（余数）寄存器：被除数（余数）寄存器：A=|X|=00.10110除数寄存器除数寄存器 B=|Y|=00.11111 -B=11.00001商寄存器商寄存器 C=00000011

9、步数步数 条件条件 操作操作 A C 00.10110 000000 1(判溢出判溢出) -|Y| +11.00001 SA=1 11.10111 000000. 11.01110 00000.02 +|Y| +00.11111 SA=0 00.01101 00000.1 00.11010 0000.103 -|Y| +11.00001 SA=1 11.11011 0000.10 11.10110 000.1004 +|Y| +00.11111 SA=0 00.10101 000.101 01.01010 00.10105 -|Y| +11.00001 SA=0 00.01011 00.101

10、1 00.10110 0.1011012步数步数 条件条件 操作操作 A C 00.10110 0.101106 -|Y| +11.00001 SA=1 11.10111 0.10110 恢复余数恢复余数 +|Y| +00.11111 00.10110加符号位加符号位: X0 Y0=1 0=0结果：结果：X/Y原原=1.10110)11111. 0210110. 010110. 0(/5YX133.21 X=0.10110 ，Y=0.11111 用加减交替法补码一用加减交替法补码一位除计算位除计算X/Y的商及余数的商及余数被除数（余数）寄存器：被除数（余数）寄存器：A=X补补=00.10110

11、除数寄存器除数寄存器 B=Y补补=00.11111 -B=-Y补补=-Y补补=11.00001商寄存器商寄存器 C=0000014步数步数 条件条件 操作操作 A C(初始处理初始处理) 同号同号 00.10110 000000 1 -Y补补 +11.00001 异号异号 11.10111 000000. 11.01110 00000.02 +Y补补 +00.11111 同号同号 00.01101 00000.1 00.11010 0000.103 -Y补补 +11.00001 异号异号 11.11011 0000.10 11.10110 000.1004 +Y补补 +00.11111 同号同

12、号 00.10101 000.101 01.01010 00.10105 -Y补补 +11.00001 同号同号 00.01011 00.1011 00.10110 0.1011015步数步数 条件条件 操作操作 A C 00.10110(末位恒置末位恒置1) -Y补补 +11.00001 0.10111 11.10111恢复余数恢复余数 +Y补补 +00.11111 0.10111 00.1011011111. 0210110. 010111. 0/5YX补码商：补码商： 0.10111补码余数：补码余数：0.1011010-5 真值：真值：163.25 设浮点数设浮点数X，Y，阶码（补码形

13、式）和尾数（原码）阶码（补码形式）和尾数（原码）形式如下：形式如下：X：阶码阶码0001，尾数，尾数0.1010;Y:阶码阶码1111，尾数，尾数0.1001。设基数为设基数为2（1）求）求X+Y（阶码运算用补码，尾数运算用补码）阶码运算用补码，尾数运算用补码）（2）求）求X*Y（阶码运算用移码，尾数运算用原码）阶码运算用移码，尾数运算用原码）（3）求）求X/Y（阶码运算用移码，尾数运算用原码加减阶码运算用移码，尾数运算用原码加减交替法）交替法）17（1）求）求X+Y（阶码运算用补码，尾数运算用补码）阶码运算用补码，尾数运算用补码）(a)对阶对阶 阶差阶差E=EX补补+ -EY补补=00001

14、+00001 =00010（2） X 阶码大阶码大，MY右移右移2位，保留阶码位，保留阶码E=00001 MY补补=00001001(b)尾数相加尾数相加 MX补补+MY补补=001010+00001001 =00110001(c)规格化操作规格化操作 不变不变(d)舍入（舍入（0舍舍1入）入） MX补补=001100，M=0.1100(e)判溢出判溢出 不溢出，得最终结果不溢出，得最终结果 X+Y=2001(0.1100)18（2）求）求X*Y（阶码运算用移码，尾数运算用原码）阶码运算用移码，尾数运算用原码）(a)阶码运算阶码运算 EX+EY移移=EX移移+EY补补=01001+11111=

15、01000 即即 EX+EY=0(b)即即 MX=0.1010 MY=0.1001 求求MXMY=?A=00.0000B=|MX|=00.1010C=|MY|=.100119步数步数 条件条件 操作操作 A C Cn 00.0000 .1001 1 Cn=1 +|X| +00.1010 00.1010 00.0101 0.100 2 Cn=0 +0 +00.0000 00.0101 00.0010 10.10 3 Cn=0 +0 +00.0000 00.0010 00.0010 010.1 4 Cn=1 +|X| +00.1010 00.1011 00.0101 1010.加符号位加符号位:

16、MX0 MY0=0 0=0结果：结果： MXMY =0.0101101020(c) 规格化处理规格化处理 左规，移左规，移1位，结果位，结果=0.1011010; 阶码阶码-1，E=-1(d) 舍入处理舍入处理得结果：得结果：XY=2-1(0.1011)（3）求）求X/Y（阶码运算用移码，尾数运算用原码加减阶码运算用移码，尾数运算用原码加减交替法）交替法）(a)阶码运算阶码运算 EX-EY移移=EX移移+-EY补补=01001+00001=01010 即即 EX-EY=2(b)即即 MX=0.1010 MY=0.1001 求求MX/MY=?A=|MX|=00.1010 C=00000B= |M

17、Y|=00.1001 -B=11.0111（补码意义上的相反数）补码意义上的相反数）21步数步数 条件条件 操作操作 A C 00.1010 00000 1(判溢出判溢出) -|Y| +11.0111 SA=0 00.0001 00001. 00.0010 0001.02 -|Y| +11.0111 SA=1 11.1001 0001.0 11.0010 001.003 +|Y| +00.1001 SA=1 11.1011 001.00 11.0110 01.0004 +|Y| +00.1001 SA=1 11.1111 01.000 11.1110 1.00005 +|Y| +00.1001

18、 SA=1 00.0111 1.0001 22加符号位加符号位: MX0 MY0=0 0=0结果：结果：X/Y=1.0001(c) 规格化处理规格化处理 右规，移右规，移1位，结果位，结果=0.10001; 阶码阶码+1，E=3(d) 舍入处理舍入处理得结果：得结果：XY=23(0.1001)233.31 设有设有8位有效信息，试为之编制海明校验电路。说位有效信息，试为之编制海明校验电路。说明编码方法，并分析所选方案具有怎样的检错与纠错能明编码方法，并分析所选方案具有怎样的检错与纠错能力。若力。若8位信息为位信息为01101101，海明码是何值？，海明码是何值？解：解：(1) 分组（分组（检测

19、并纠正一位错，以偶校验为例）检测并纠正一位错，以偶校验为例） 设待编码信息设待编码信息8位位 D1D2D3D4D5D6D7D8 8+r2r-1 r4 取取 r=4 (符合条件的最小值符合条件的最小值)组组号号12345678910 1112 指指误误字字P1P2D1P3D2D3D4P4D5D6D7D84G43 G32 G21 G124(2) 编码逻辑式编码逻辑式P1=D1 D2 D4 D5 D7P2=D1 D3 D4 D6 D7P3=D2 D3 D4 D8 P4=D5 D6 D7 D8 (3) 校验逻辑式校验逻辑式G1=P1 D1 D2 D4 D5 D7G2=P2 D1 D3 D4 D6 D7

20、G3=P3 D2 D3 D4 D8 G4=P4 D5 D6 D7 D8(4) 海明编码与校验电路海明编码与校验电路25 D12345678 P1P1 P2P2 P3P3 P4P426（5）编码编码D1D2D3D4D5D6D7D801101101第第1组组P1D1D2D4D5D7001010有效信息有效信息第第2组组P2D1D3D4D6D7001010第第3组组P3D2D3D4D811101代码代码12345678910 11 12P1P2D1P3D2D3D4P4D5D6D7D8000111 011101第第4组组P4D5D6D7D81110127第第4章章 主存储器主存储器4.34.44.54

21、.6284.3 对于对于SRAM芯片，如果片选信号始终是有效的。问芯片，如果片选信号始终是有效的。问（1）若读信号有效后，地址仍在变化，或数据线上有）若读信号有效后，地址仍在变化，或数据线上有其它电路送来的信号，问对读出有什么影响？有什么其其它电路送来的信号，问对读出有什么影响？有什么其它问题？它问题？（2）若写信号有效后，地址仍在变化，或写入数据仍不）若写信号有效后，地址仍在变化，或写入数据仍不稳定，问对写入有什么影响？有什么其它问题？稳定，问对写入有什么影响？有什么其它问题？答答：（：（1）若地址变化，则读出的数据不稳定（可能读的）若地址变化，则读出的数据不稳定（可能读的不是指定单元的内容

22、）；若数据线上还有其它电路送不是指定单元的内容）；若数据线上还有其它电路送来的信号，则可能发生冲突。来的信号，则可能发生冲突。 （2）若地址变化，则数据可能写入其它单元（可）若地址变化，则数据可能写入其它单元（可能不是写入指定的单元）；若数据不稳定，则写入目标能不是写入指定的单元）；若数据不稳定，则写入目标单元的数据可能并不是我们需要的数据。单元的数据可能并不是我们需要的数据。 294.4下图是某下图是某SRAM的写入时序图，其中的写入时序图，其中R/W是读写命令是读写命令控制线，当控制线，当R/W线为低电平时，存储器按给定地址线为低电平时，存储器按给定地址24A8把数据线上的数据写入存储器。

23、请指出下图写入时序中的把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。错误，并画出正确的写入时序图。2159H24A8H2151H地址地址数据数据R/W答：答：R/W命令应往后延，写时地址不允许变化命令应往后延，写时地址不允许变化304.5 有一个有一个512K16的存储器，由的存储器，由64K1的的2164RAM芯片构成（芯片内是芯片构成（芯片内是4个个128128结构），问结构），问（1）总共需要多少个）总共需要多少个RAM芯片？芯片？（2）采用分散刷新方式，如果刷新间隔不超过）采用分散刷新方式，如果刷新间隔不超过2ms，则则刷新信号的周期是多少？刷新信号的

24、周期是多少？（3）如果采用集中刷新方式，设读）如果采用集中刷新方式，设读/写周期写周期T=0.1us,存存储器刷新一遍最少用多少时间？储器刷新一遍最少用多少时间？答答：（：（1）12811664512KNLM（2）2ms/128=15.6us（3）1280.1us=12.8us314.6 某机器中，已知道有一个地址空间为某机器中，已知道有一个地址空间为0000H1FFFH的的ROM区域，现在再用区域，现在再用RAM芯片（芯片（8K4）形成一个形成一个16K8的的RAM区域，起始地址为区域，起始地址为2000H，假设假设RAM芯片芯片有有CS和和WE信号控制端。信号控制端。CPU地址总线为地址总

25、线为A15A0，数据数据总线为总线为D7D0，控制信号为控制信号为R/W（读读/写），写），MREQ（当存储器进行读或写操作时，该信号指示地址总线上的当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的）。要求画出逻辑图。地址是有效的）。要求画出逻辑图。32存储空间分配与芯片存储空间分配与芯片8K88K48K48K48K4容量容量片内地址片内地址片选信号片选信号 片选逻辑片选逻辑地址结构地址结构A15A14A13A12A08K8A12-A0CS0A15A14A130 0 0 8K8A12-A0CS1A15A14A130 0 1 8K8A12-A0CS2A15A14A130 1 0 地址

26、分配与片选逻辑（地址分配与片选逻辑（A16-A0）ROMRAM33A15 A14 A13D7-D0WE CS8K8D7-D0 WE CS8K4D7-D4 WE CS8K4D3-D0 WE CS8K4D7-D4 WE CS8K4D3-D0 A12- A0WEA9- A0+A15 A14 A13A15 A14 A13MREQ34第第5章章 指令系统指令系统5.15.25.35.45.55.9355.1 5.1 某指令系统指令字长某指令系统指令字长1616位，每个操作数的地址码长位，每个操作数的地址码长6 6位，指令分为无操作数、单操作数和双操作数三类。若位，指令分为无操作数、单操作数和双操作数三类

27、。若双操作数指令有双操作数指令有K K条，无操作数指令有条，无操作数指令有L L条，问单操作数条，问单操作数指令最多可能有多少条？指令最多可能有多少条？4664/ /46/466双操作数指令双操作数指令K条条单操作数指令单操作数指令X条条无操作数指令无操作数指令L条条解：解：(24-K)26-X26=L (24-K)26-X=L/26 X= (24-K)26- L/26365.2 基址寄存器的内容为基址寄存器的内容为2000H（H表示十六进制），表示十六进制），变址寄存器内容为变址寄存器内容为03A0H，指令的地址码部分是指令的地址码部分是3FH，当前正在执行的指令所在地址为当前正在执行的指令

28、所在地址为2B00H，请求出变址编请求出变址编址（考虑基址）和相对编址两中情况的访存有效地址址（考虑基址）和相对编址两中情况的访存有效地址（即实际地址）。（即实际地址）。解：变址（考虑基址）：有效地址解：变址（考虑基址）：有效地址=(RB)+(RX)+D 2000H+03A0H+3F=23DFH 相对编址：有效地址相对编址：有效地址=(PC)+D 2B00H+3FH=2B3FH375.3 接上题接上题（1）设变址编址用于取数指令，相对编址用于转移指设变址编址用于取数指令，相对编址用于转移指令，存储器内存放的内容如下：令，存储器内存放的内容如下：地址内容003FH2300H2000H2400H2

29、03FH2500H233FH2600H23A0H2700H23DFH 2800H2B00H063FH 请写出从存储器中所取的数据请写出从存储器中所取的数据以及转移地址。以及转移地址。（2）若采取直接编址，请写出从）若采取直接编址，请写出从存储器取出的数据存储器取出的数据解解：（：（1）数据）数据 2800H 转移地址转移地址 2B3FH(该单元存放下一条要执行的指令该单元存放下一条要执行的指令)（2）若无基址寄存器：地址）若无基址寄存器：地址=D 即为即为003FH 数据：数据：2300H 若有基址寄存器：地址若有基址寄存器：地址=(RB)+D 即为即为2000H+003FH=203FH 数据

30、：数据：2500H385.4 加法指令与逻辑加指令的区别何在加法指令与逻辑加指令的区别何在解：加法指令要考虑低位和高位之间的进位；解：加法指令要考虑低位和高位之间的进位； 逻辑加指令不考虑低位和高位之间的进位（按位加）逻辑加指令不考虑低位和高位之间的进位（按位加）5.5 在下列有关计算机指令系统的描述中，选择出正确在下列有关计算机指令系统的描述中，选择出正确的答案。的答案。（1）浮点运算指令对于科学计算的计算机是很有必要浮点运算指令对于科学计算的计算机是很有必要的，可以提高机器的运算速度。的，可以提高机器的运算速度。（2）不设浮点运算指令的计算机就不能用于科学计算。）不设浮点运算指令的计算机就

31、不能用于科学计算。（3）处理大量输入输出数据的计算机，一定要设置十进）处理大量输入输出数据的计算机，一定要设置十进制运算指令。制运算指令。（4）兼容机之间指令系统是相同的，但硬件的实现方法）兼容机之间指令系统是相同的，但硬件的实现方法可以不同。可以不同。（5）同一系列中的不同型号计算机，保持软件向上兼容）同一系列中的不同型号计算机，保持软件向上兼容的特点。的特点。39（6）在计算机的指令系统中，真正必须的指令数是不多）在计算机的指令系统中，真正必须的指令数是不多的，其余的指令都是为了提高机器速度和便于编程而引入的，其余的指令都是为了提高机器速度和便于编程而引入的。的。解：正确的是：（解：正确的

32、是：（1）、（）、（4）、（）、（5）、（）、（6）5.9 在下面有关寻址方式的叙述中，选择正确答案填入在下面有关寻址方式的叙述中，选择正确答案填入内内 根据操作数所在位置，指出其寻址方式：操作数在寄根据操作数所在位置，指出其寻址方式：操作数在寄存器中，为存器中，为寻址方式；操作数地址在寄存器中，为寻址方式；操作数地址在寄存器中，为寻址方式；操作数在指令中，为寻址方式；操作数在指令中，为寻址方式；操作数地址寻址方式；操作数地址（主存）在指令中，为（主存）在指令中，为寻址方式；操作数的地址，为某寻址方式；操作数的地址，为某一寄存器中的内容与位移量之和则可以是一寄存器中的内容与位移量之和则可以是寻

33、址方式寻址方式直接直接 寄存器寄存器 寄存器间址寄存器间址 基址基址 变址变址 相对相对 堆栈堆栈 立即数立即数40第第6章章 中央处理器（中央处理器（CPU）6.1 6.2 6.3 6.46.5 6.6 6.7 6.86.9 6.10 6.15 6.166.17 6.18416.1 CPU结构如图所示，其中有一个累加寄存器结构如图所示，其中有一个累加寄存器AC，一一个状态条件寄存器和其他四个寄存器，各部分之间的连线个状态条件寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向，要求：表示数据通路，箭头表示信息传送方向，要求：（1）标明图中）标明图中a，b，c，d四个寄存

34、器的名称。四个寄存器的名称。（2）简述指令从主存取到控制器的数据通路。）简述指令从主存取到控制器的数据通路。（3）简述数据在运算器和主存之间进行存）简述数据在运算器和主存之间进行存/取访问的数据取访问的数据通路。通路。主存储器主存储器MacbACdALU状态寄存器状态寄存器微操作信号微操作信号发生器发生器+142解：（解：（1）a：数据缓冲器数据缓冲器DR b：指令寄存器指令寄存器IR c：主存地址寄存器主存地址寄存器AR d：程序计数器程序计数器PC （2）MIR（b）控制器控制器 （3）读：）读：MDRALUAC 写：写：ACDRM6.2 设某计算机运算控制器逻辑图如图设某计算机运算控制器

35、逻辑图如图6.8（P175），），控控制信号意义见表制信号意义见表6.1（ P174 ），指令格式和微指令格式），指令格式和微指令格式如下：如下： 指令格式指令格式操作码操作码Rs,rdrs1imm或或disp微指令格式微指令格式1223 2435控制字段控制字段下址字段下址字段其中其中1-23位代表的控制信号见表位代表的控制信号见表6.1（ P174 ）43（1）JMP（无条件转移（无条件转移（rs1）+disp）（2）Load（从（从（rs1）+disp 指示的内存单元取数，送指示的内存单元取数，送rs保存保存）（3）Store （把把 rs内容送到（内容送到（rs1）+disp指示的内存

36、单元指示的内存单元）提示：先列出各指令执行步骤和所需控制信号，最后再写出编码提示：先列出各指令执行步骤和所需控制信号，最后再写出编码解解：（1）JMP（无条件转移（无条件转移（rs1）+disp）JMPrs1imm（disp）1取机器指令的微指令取机器指令的微指令 指令地址送地址总线：指令地址送地址总线：PCAB(1) 发访存控制命令：发访存控制命令：ADS(21) ,M/IO#=1(22),W/R#=0(23) 从存储器取指令送数据总线从存储器取指令送数据总线DB 指令送指令寄存器：指令送指令寄存器：DBIR(5) 程序计数器程序计数器+1：PC+1(3)(rs1)+dispPC442形成转

37、移地址形成转移地址取两个源操作数（计算地址）：取两个源操作数（计算地址）：rs1GR(8),(rs1) ALU(10) dispALU(4)加法运算：加法运算：“+”(13)有效地址送程序计数器：有效地址送程序计数器：ALUPC(2)地址12345678910111213141516171819202122232435K10101000000000000000110 K+1010100010100100000000k(2)LOADrsrs1imm（disp）(rs1)+disp)rs451取机器指令的微指令（略）取机器指令的微指令（略）2计算地址微指令计算地址微指令取两个源操作数（计算地址）：

38、取两个源操作数（计算地址）：rs1GR(8),(rs1) ALU(10) dispALU(4)加法运算：加法运算：“+”(13)有效地址送地址寄存器：有效地址送地址寄存器：ALUAR(19)3取数微指令取数微指令 数据地址送地址总线：数据地址送地址总线：ARAB(20) 发访存控制命令：发访存控制命令：ADS(21) ,M/IO#=1(22),W/R#=0(23) 从存储器取数据送数据总线从存储器取数据送数据总线DB 数据送数据总线：数据送数据总线：DB DR(6)4加法运算和送结果微指令加法运算和送结果微指令 源操作数送源操作数送ALU：DR ALU(12)另一操作数为另一操作数为0 加法运

39、算：加法运算：”+”(13) 送结果：送结果： rs GR(9), ALU GR(17)46地址12345678910111213141516171819202122232435K+2000100010100100000100K+3K+300000100000000000001110K+4K+4000000001001100010000k（3）STORrsrs1imm（disp）(rs) (rs1)+disp1取机器指令的微指令（略）取机器指令的微指令（略）2计算地址微指令计算地址微指令取两个源操作数（计算地址）：取两个源操作数（计算地址）：rs1GR(8),(rs1) ALU(10) dis

40、pALU(4)加法运算：加法运算：“+”(13)有效地址送地址寄存器：有效地址送地址寄存器：ALUAR(19)473取数微指令取数微指令取数取数：rsGR(9),(rs) ALU(11)另一操作数为另一操作数为0 加法运算：加法运算：”+”(13) 送结果：送结果： ALU DR(18)4存放数据微指令：存放数据微指令： 数据地址送地址总线：数据地址送地址总线：ARAB(20) 发访存控制命令：发访存控制命令：ADS(21) ,M/IO#=1(22),W/R#=1(23) 从存储器取数据送数据总线从存储器取数据送数据总线DB 数据送数据总线：数据送数据总线：DR DB(7)地址12345678

41、910111213141516171819202122232435K+5000100010100100000100K+6K+6000000001010100001000K+4K+700000010000000000001111k48注注：表示可为任意值，当表示可为任意值，当ADS=0时，微指令最后两位不起作用时，微指令最后两位不起作用6.3 按图按图6.12(P178)给出的电路，设给出的电路，设CP=T2CLKCLK2#，一级门一级门的延迟的延迟a略少于触发器的翻转时间略少于触发器的翻转时间b,画出画出CLK2，CLK2#，CLK，CP-T1，T1，CP的时间关系图。如果用一级与门实现的时间

42、关系图。如果用一级与门实现CP= T2CLKCLK2，是否能产生导前于是否能产生导前于CP的工作脉冲。的工作脉冲。解：解：490 1D C0 1D CT2 T1CLKCLK2CLK2CP-T1CP=T2CLKCLK2CP=T2CLKCLK2CLK2CLK2CLKCP-T1T1CPCP答：答：CP的波形如上，宽度变窄，且有毛刺，的波形如上，宽度变窄，且有毛刺，不能用作工作脉冲不能用作工作脉冲506.4 分析图分析图6.16（P180）中对中对ready#信号有何要求，说明原因。信号有何要求，说明原因。如果不能满足要求，则电路如何修改。如果不能满足要求，则电路如何修改。0 1D C0 1D CT2

43、 T1CLKCLK2+readyT1答：答：ready必须能包住必须能包住CLK2#，即当即当CLK2#为正脉冲时，应保证为正脉冲时，应保证Ready不发生变化，这样才能保证不发生变化，这样才能保证CP-T信号的完整性，不产生尖信号的完整性，不产生尖峰，使峰，使T能可靠工作。若能可靠工作。若ready不能满足这一要求，可修改图，使不能满足这一要求，可修改图，使Ready控制控制T的的D端。端。510 1D C0 1D CT2 T1CLKCLK2ready526.5 从供选择的答案中，选出正确答案填入从供选择的答案中，选出正确答案填入中中 微指令分成水平型微指令和微指令两类，可同时执行若干微指令

44、分成水平型微指令和微指令两类，可同时执行若干个微操作，所以执行指令的速度比快。个微操作，所以执行指令的速度比快。 在实现微程序时，取下一条微指令和执行本条微指令一般是在实现微程序时，取下一条微指令和执行本条微指令一般是进行的，而微指令之间是的。进行的，而微指令之间是的。 实现机器指令的微程序一般是存放在中的，而用户可写的控实现机器指令的微程序一般是存放在中的，而用户可写的控制存储器则由组成。制存储器则由组成。供选择的答案：供选择的答案：AC：微指令；微操作；水平型微指令垂直型微指令微指令；微操作；水平型微指令垂直型微指令D，E：顺序；重叠顺序；重叠F，G：随机存储器（随机存储器（RAM）；）；

45、只读存储器（只读存储器（ROM）6.6 某机有某机有8条微指令条微指令I1-I8，每条微指令所包含的微命令控制信每条微指令所包含的微命令控制信号如表所示。号如表所示。53微指令微指令微命令信号微命令信号abcdefghijI1I2I3I4I5I6I7I8a-j分别对应分别对应10种不同性质的微命令信号。假设一条微指令的控种不同性质的微命令信号。假设一条微指令的控制字段为制字段为8位，请安排微指令的控制字段格式。位，请安排微指令的控制字段格式。54解：可能的组合解：可能的组合 b f i j c f j d i j e f h f h i acdg直接控制直接控制直接编译直接编译01-e10-f

46、11-hO1-b10-i11-j556.7 已知某机采用微程序控制方式，其控制存储器容量为已知某机采用微程序控制方式，其控制存储器容量为51248位，微程序可在整个控制存储器中实现转移，可控制微程序转移的位，微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共条件共4个（直接控制），微指令采用水平型格式，如图所示：个（直接控制），微指令采用水平型格式，如图所示：微指令字段微指令字段判别测试字段判别测试字段下地址字段下地址字段操作控制操作控制顺序控制顺序控制（1）微指令中的三个字段分别应为多少位？）微指令中的三个字段分别应为多少位？（2）画出围绕这种微指令格式的微程序控制器逻辑框）画出围

47、绕这种微指令格式的微程序控制器逻辑框图图解解：（1）下址字段下址字段 ：512=29，即为，即为9位位 判别测试字段：判别测试字段：4位（位（4个条件，直接控制法）个条件，直接控制法） 下地址字段：下地址字段：48-9-4=35位位（2）参见）参见P187图图6.24（BCF为为4，BAF为为9位）位）566.8 在微程序控制计算机中，下一条要执行的微指令地址都有那些在微程序控制计算机中，下一条要执行的微指令地址都有那些可能的来源？各发生在什么场合？可能的来源？各发生在什么场合？答答：（：（1）启动，由硬件实现取机器指令的微指令）启动，由硬件实现取机器指令的微指令 （2）指令操作码产生后继微地

48、址）指令操作码产生后继微地址 （3）顺序执行）顺序执行 （PC）+1 PC （4）微程序转移（转移地址）微程序转移（转移地址） （PC）+PC6.9 参照图参照图6.8（P175），）， 6.10（P177），）， 表表6.1（P174）画出下画出下述述3条指令的微程序流程图：条指令的微程序流程图：（1）JMP Disp（相对寻址）相对寻址）（2）Load rsrs1（间接寻址）间接寻址）（3）ADD rs rs1（寄存器寻址）寄存器寻址） 解解：（：（1）功能（）功能（PC）+disp PC （2）功能功能(（rs1）) rs （3）功能（功能（rs）+ （rs1）rs 57取机器指令取机器

49、指令计算转移地址计算转移地址计算地址计算地址加法计算加法计算取数取数加法计算送结果加法计算送结果JMP DispLoad rsrs1ADD rs rs1586.10 假设某计算机采用四级流水线（取指、译码、执行、送结果）假设某计算机采用四级流水线（取指、译码、执行、送结果），其中译码可同时完成从寄存器取数的操作，并假设存储器的读，其中译码可同时完成从寄存器取数的操作，并假设存储器的读/写写操作（允许同时取指和取数）可在一个机器周期内完成，问顺序执操作（允许同时取指和取数）可在一个机器周期内完成，问顺序执行上题的行上题的3条指令，总共需要多少周期？条指令，总共需要多少周期？解：解：取指取指译码译

50、码PC(PC)+disp取指取指译码译码间址间址取数取数rs取指取指译码译码+rs596.15 设有主频为设有主频为16MHz的微处理器，平均每条指令的执行时间为的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。两个机器周期，每个机器周期由两个时钟脉冲组成。问：（问：（1）存储器为）存储器为“0等待等待”，求出机器速度。，求出机器速度。 （2）假如每两个机器周期中有一个是访存周期，需插入）假如每两个机器周期中有一个是访存周期，需插入1个个时钟周期的等待时间，求机器速度。时钟周期的等待时间，求机器速度。（“0等待等待”表示存储器可在一个机器周期完成读表示存储器可在

51、一个机器周期完成读/写操作，因此不写操作，因此不需要插入等待时间）需要插入等待时间）解：（解：（1）16 4=4MIPS（Instruction Per Second） （2）16 （22+2）=2.67MIPS6.16 从供选择的答案，选出正确的答案，填入中从供选择的答案，选出正确的答案，填入中 微机微机A和和B是采用不同主频的是采用不同主频的CPU芯片，片内逻辑电路完全芯片，片内逻辑电路完全相同。若相同。若A机的机的CPU主频为主频为8MHz，B机为机为12MHz。则则A机的机的CPU主振周期为主振周期为 s。如如A机的平均指令执行速度为机的平均指令执行速度为0.4MIPS，那么那么A 机

52、的平均指令周期为机的平均指令周期为 s ，B机的平均指令执行为机的平均指令执行为MIPS。供选择的答案供选择的答案AC：0.125;0.25;0.5;0.6;1.25;1.6;2.5。606.17 从供选择的答案，选出正确的答案，填入中从供选择的答案，选出正确的答案，填入中 某机采用两级流水线组织，第一级为取指、译码、需要某机采用两级流水线组织，第一级为取指、译码、需要200ns完成操作；第二级为执行周期，大部分指令能在完成操作；第二级为执行周期，大部分指令能在180ns内完成，但内完成，但有两条指令要有两条指令要360ns才能完成，在程序运行时，这类指令所占比例才能完成，在程序运行时，这类指

53、令所占比例为为510%。 根据上述情况，机器周期（即一级流水线时间）应选为。两根据上述情况，机器周期（即一级流水线时间）应选为。两条执行周期长的指令采用的方法解决。条执行周期长的指令采用的方法解决。A： 180ns ； 190ns； 200ns； 360nsB：机器周期选为机器周期选为360ns ；用两个机器周期完成；用两个机器周期完成6.18 造成流水线阻塞的因素有多个。试列举三个造成流水线阻塞造成流水线阻塞的因素有多个。试列举三个造成流水线阻塞的因素，并给出其中两个的化简措施。的因素，并给出其中两个的化简措施。解：略，请见解：略，请见P210-21461第第7 章章 存储系统存储系统7.5

54、7.67.77.87.97.107.13627.5 设某计算机的设某计算机的cache采用采用4路组相联映像路组相联映像,已知已知cache容量为容量为16KB，主存容量为主存容量为2MB，每个字块有每个字块有8个字，每个字有个字，每个字有32位。位。请回答：请回答：（1）主存地址多少位（按字节编址），各字段如何划分（各需）主存地址多少位（按字节编址），各字段如何划分（各需要多少位）？要多少位）？（2）设）设cache起始为空，起始为空，CPU从主存单元从主存单元0，1，100。依次读出依次读出101个字（主存一次读出一个字），并重复按此次序数个字（主存一次读出一个字），并重复按此次序数读读1

55、1次，问命中率为多少？若次，问命中率为多少？若cache速度是主存的速度是主存的5倍，问采用倍，问采用Cache与无与无cache比较速度提高多少倍？比较速度提高多少倍？解解：（：（1） 214/（232222）=27 2220/（2322）=2169732主存组号主存组号（cache标记）标记）主存组内页号主存组内页号（cache组号）组号）块内地址块内地址字节编号字节编号63 （2）命中率）命中率 10/11=91% 速度比速度比 115/（101+15）=55/15=3.677.6 设某计算机采用直接映像设某计算机采用直接映像cache，已知容量为本已知容量为本4096B。（1）若若CP

56、U依次从主存单元依次从主存单元0，1，99和和4096，4097，4195交替取指令，循环执行交替取指令，循环执行10次，问命中率为多少？次，问命中率为多少？（2）如）如cache存取时间为存取时间为10ns，主存存取时间为主存存取时间为100ns，cache命中率为命中率为95%，求平均存取时间。，求平均存取时间。解解：（：（1）命中率为）命中率为 00994095099409540964195 （2）0.9510+(1-0.95) (100+10)=9.5+5.5=15(ns)647.7 设可供用户使用的主存容量为设可供用户使用的主存容量为100KB，而某用户的程序和数而某用户的程序和数据

57、所占的主存容量超过据所占的主存容量超过100KB ，但小于逻辑地址所表示的范围。但小于逻辑地址所表示的范围。问具有虚存与不具有虚存对用户有何影响？问具有虚存与不具有虚存对用户有何影响？答：由于用户的程序和数据超过了实际主存的容量，因此每次只答：由于用户的程序和数据超过了实际主存的容量，因此每次只能将一部分程序和数据从辅存调入主存。能将一部分程序和数据从辅存调入主存。若不具有虚存，则调入调出的工作必须由用户（程序）来完成；若不具有虚存，则调入调出的工作必须由用户（程序）来完成；若具有虚存，则调入调出的工作由若具有虚存，则调入调出的工作由MMU和操作系统完成，整个过和操作系统完成，整个过程对用户来

58、说是透明的。程对用户来说是透明的。7.8 主存储器容量为主存储器容量为4MB，虚存容量为虚存容量为1GB（1109B），），虚拟虚拟地址和物理地址各为多少位？根据寻址方式计算出来的有效地址地址和物理地址各为多少位？根据寻址方式计算出来的有效地址是虚拟地址还是物理地址？如果页面大小为是虚拟地址还是物理地址？如果页面大小为4KB，页表长度是多页表长度是多少？少？答：虚拟地址答：虚拟地址 1GB=230B 即为即为30位位 物理地址物理地址 4MB=222B 即为即为22位位 1GB/4KB= 230B/ 212B=218657.9 设某虚存有如下快表放在相联存储器中，其容量为设某虚存有如下快表放在

59、相联存储器中，其容量为8个存储单个存储单元。问：按如下三个虚拟地址访问主存、主存的实际地址码各是元。问：按如下三个虚拟地址访问主存、主存的实际地址码各是多少？（设地址均为多少？（设地址均为16进制）进制）页号页号本页在主存起始地址本页在主存起始地址3342000253800079600066000044000015800005500003070000序号序号页号页号页内地址页内地址11503242701283480516答答：（：（1） 0324+80000=80324 （2） 0128+96000=96128 （3）去主存查找（慢表），有可能需要重新分配）去主存查找（慢表），有可能需要重新分

60、配667.10 某程序对页面要求的序列为某程序对页面要求的序列为P3P4P2P6P4P3P7P4P3P6P3P4P8P4P6。（。（1）设主存容量为设主存容量为3个页面，求个页面，求FIFO和和LRU替换算法时各替换算法时各自的命中率（假设开始时主存为空）。（自的命中率（假设开始时主存为空）。（2）当主存容量增加到）当主存容量增加到4个页面时，两替换算法各自的命中率又是多少？个页面时，两替换算法各自的命中率又是多少？（1）LRU页面请求页面请求342643743634846333426437446338/44264374363484/2643743634846命中命中 6/15=40%67页面