数字电子课程设计数字频率计的设计

1、目录一、设计任务及要求 二、总体框图三、选择器件四、功能模块4.1 函数发生器4.2放大整形电路4.3时基电路4.4 逻辑控制电路4.5 计数器电路4.6锁存器电路4.7译码显示电路五、总体设计电路图六、设计总结数字频率计的设计一、设计内容及要求:数字频率计是用来测量正弦信号，矩形信号,三角波信号等波形工作频率的仪器，测量结果用十进制数字显示。1、测频的频率范围为1hz10khz。2、数字显示位数：4位数字显示。3、被测信号：方波、三角波、正弦波。4、测量时间：t1.5s二、总体框图 数字频率计是用来测量正弦信号、矩形信号等波形工作频率的仪器，其测量结果直接用十进制数字显示。所谓频率，就是周期

2、性信号在单位时间（1s）内变化的次数。若在一定时间间隔t内测得这个周期性信号的重复变化次数为n，则其频率可表示为图（1）是数字频率计的组成框图，被测信号vx通过放大整形电路变成计数器所要求的矩形脉冲信号，其频率与被测信号的频率相同。时基电路提供标准时间基准信号，其高电平持续的时间为1s，当1s的高电平信号到来时，闸门打开，被测信号通过闸门电路，计数器开始计数，直到1s高电平信号结束时，闸门关闭，计数器停止计数。若在闸门时间1s内计数器计得得脉冲个数为n，则被测信号的频率=nhz。逻辑控制电路的作用有两个：一是产生锁存脉冲信号，使计数器计得的数稳定的显示在数码管上；二是产生清零脉冲信号，将计数清

3、零，使计数器每次测量时从零开始计数，各信号之间的时序关系如图（2）所示。译 码 显 示 器 锁 存 器计 数 器逻辑控制电路锁存信号清零信号时基电路时基信号放大整形电路被测信号被测信号vx脉冲信号 闸 门 电 路 图（1）i锁存清零图（2）三、选择器件本电路设计大致用到的元器件如下器件型号：74ls04，74ls00，74ls160，74ls273，74ls74，555，电阻，电容。555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 rs 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 c1 的同相输入端的电压为 2vcc /3，c2 的反相输入端

4、的电压为vcc /3。若触发输入端 tr 的电压小于vcc /3，则比较器 c2 的输出为 0，可使 rs 触发器置 1，使输出端 out=1。如果阈值输入端 th 的电压大于 2vcc/3，同时 tr 端的电压大于vcc /3，则 c1 的输出为 0，c2 的输出为 1，可将 rs 触发器置 0，使输出为 0 电平。 它的各个引脚功能如下： 1脚：外接电源负端vss或接地，一般情况下接地。 8脚：外接电源vcc，双极型时基电路vcc的范围是4.5 16v，cmos型时基电路vcc的范围为3 18v。一般用5v。 3脚：输出端vo 2脚：低触发端 6脚：th高触发端 4脚：是直接清零端。当端接

5、低电平，则时基电路不工作，此时不论、th处于何电平，时基电路输出为“0”，该端不用时应接高电平。 5脚：vc为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01f电容接地，以防引入干扰。 7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 在1脚接地，5脚未外接电压，两个比较器a1、a2基准电压分别为的情况下，555时基电路的功能表如表61示。清零端高触发端th低触发端q放电管t功能00导通直接清零101x保持上一状态保持上一状态110x保持上一状态保持上一状态10 10 11 0导通截止置1 清零74160十进制同步计数器（异步清

6、除）160 的清除端是异步的。当清除端/mr 为低电平时，不管时钟端cp 状态如何，即可完成清除功能。160 的预置是同步的。当置入控制器/pe 为低电平时，在 cp 上升沿作用下，输出端 q0q3 与数据输入端 p0p3 一致。对于74160，当 cp 由低至高跳变或跳变前，如果计数控制端 cep、cet为高电平，则/pe 应避免由低至高电平的跳变，而 74ls160 无此种限制。160 的计数是同步的，靠 cp 同时加在四个触发器上而实现的。当 cep、cet 均为高电平时，在 cp 上升沿作用下 q0q3 同时变化，从而消除了异步计数器中出现的计数尖峰。对于74160，只有当cp 为高电

7、平时，cep、cet 才允许由高至低电平的跳变，而 74ls160的 cep、cet 跳变与 cp 无关。160 有超前进位功能。当计数溢出时，进位输出端（tc）输出一个高电平脉冲，其宽度为 q0 的高电平部分。在不外加门电路的情况下，可级联成 n 位同步计数器。对于74ls160，在 cp 出现前，即使 cep、cet、/mr 发生变化，电路的功能也不受影响。tc 进位输出端 cep 计数控制端 cet 计数器控制端 q0-q3 输出端 cp 时钟输入端（上升沿有效） mr 异步清除输入端 （低电平有效） pe 同步并行置入控制端（低电平有效）74ls27374ls273是一种带清除功能的8

8、d触发器， 1d8d为数据输入端，1q8q为数据输出端，正脉冲触发，低电平清除，常用作数据锁存器,地址锁存器。d0d7：出入；q0q7：输出第一脚wr：主清除端，低电平触发，即当为低电平时，芯片被清除，输出全为0（低电平）；cp（clk）：触发端，上升沿触发，即当cp从低到高电平时，d0d7的数据通过芯片，为0时将数据锁存，d0d7的数据不变。74ls7474ls74是具有置位复位的上升沿触发双d触发器，每个触发器有数据输入d、置位输入复位输入、时钟输入cp）和数据输出q、。、的低电平使输出预置或清除，而与其它输入端的电平无关。当、均无效（高电平式）时，符合建立时间要求的d数据在cp上升沿作用

9、下传送到输出端。四、功能模块根据上面的分析，数字频率计的基本电路由以下六个部分组成：4.1函数发生器先由滞回比较器和rc电路组成的方波 三角波发生器电路。三角波变为正弦波电路用折线法电路。比较方便可以很快的调节出波形。电路图及仿真结果如下：4.2放大整形电路放大整形电路由二极管及555构成的施密特触发器构成。被测信号经二极管限幅后，又经施密特触发器整形后输出同频率的脉冲信号，通过测量脉冲信号的频率，就得到了被测信号的频率。电路原理图及仿真结果4.3时基电路时基电路的作用是产生一个标准信号（高电平持续时间为1s），由555定时器构成的多谐振荡器产生。若振荡器的频率为f=1/(t1+t2)=0.8

10、hz，其中t1=1s，t2=0.25s由公式t=0.69(r1+2r2)c1, 我们可以计算出各个参数通过计算确定， c1= 10f， r1=10k，r2取4.1 k.(c2=0.01uf)电路原理图及仿真结果4.4 逻辑控制电路该部分电路主要是控制计数电路的清零、计数与锁存电路的锁存显示。该电路用一块d触发器74ls74与一块与非门74ls00组成。h为基准信号的输入端，i、j为控制信号的输出端，分别接计数器的清零端与锁存电路的clk时钟端。h、i、j端的信号时序图如下： j端输出信号基准信号1q端输出信号2q端输出信号i端输出信号基准信号经过d触发器分频后便获得1q和2q的方波信号，经由两

11、个与非门即可获得i端和j端的方波信号。当i端的信号在高电平是计数器工作在计数状态，低电平是计数器清零。当i端的信号处于下降沿时，j端的信号处于上升沿，该上升沿信号使锁存器开始工作，直到下一个上升沿的到来，这样便实现输入信号的计数与锁存。由于这样的电路不太精确，所以当精度要求高的时候，需再加一个延时电路。电路原理图及仿真结果4.5 计数器电路此电路共采用四片74ls160十进制加法计数器作为计数电路，四片74ls160采用串行进位的方式进行连接。当74ls160(4)计为9时，当下一个触发脉冲到来时，第二片74ls160(3)开始计数，当第二片计为9时，第三片74ls160（2）计数。当第三片计

12、为9时，第四片74ls160（1）计数。4.6 锁存器电路锁存器的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值。1s计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的值送译码显示器。选用8d锁存器74ls273则可完成上述功能。当时钟脉冲cp的正跳变来到时，锁存器的输出等于输入，即q=d。从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论d为何值，输出端q的状态保持原来的状态qn不变。所以在计数期间内，计数器的输出不会送到译码显示器。4.7译码显示电路由于四拐角的显示器自带译码显示功能，所以这里就不需要再用译码器了，直接接四拐角的显示器就行。

13、五、总体设计电路图、被测信号vx 经放大整形电路变成计数器所要求的脉冲信号，其频率与被测信号的频率fx相同。时基电路提供标准时间基准信号，其高电平持续时间t1=1s，当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为n，则被测信号频率fx=n(hz)。逻辑控制电路的作用有两个：一是产生锁存脉冲，送到锁存器74ls273，使显示器上的数字稳定；二是产生清零脉冲，送到计数器74ls160，使计数器每次测量从0开始计数。其中计数电路采用74ls160异步级联的方式。六设计总结通过在实验机台上进行连接仿真，在

14、仿真的过程中，出现的结果基本符合要求，计数器工作也很合理，当闸门信号结束时，所计得的数稳定的显示在数码管上。总的仿真结果还是令人满意的，仿真结果比较成功但还有待改进。通过为期两周的课程设计，完成了本次设计的技术指标，刚开始设计的时候，由于控制电路这部分比较难搞定，所以在连接电路的时候，就会停下来设计控制电路，为了提高效率，在实际的操作中，先连好时基电路，时基电路测试通过后，再把显示电路和计数电路连好，然后进行分析。最后搞定控制电路的连接。本次实习让我们体味到设计电路、连接电路、调测电路过程中的乐苦与甜。设计是我们将来必需的技能，这次实习恰恰给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试再到最后电路的成型，都对我所学的知识进行了检验。在实习的过程中发现了以前学的数字电路的知识掌握的不牢。同时在设计的过程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能