嵌入式处理器课程复习参考习题-3(含答案)

1、一、判断1. 嵌入式系统是看不见的计算机系统，其开发环境和运行环境一致。（ ）2. PC 机可包含在嵌入式系统中。（ ）3. 通常嵌入式系统是一个通用的计算平台，其软件是应用程序和操作系统两种软件的一体化程序。（）4. 嵌入式硬件系统的多样性不仅表现在嵌入式 CPU 的多样性、而且具有相同微处理器的硬件系统可能会有多种不同的外围电路。（ ）5. 嵌入式硬件系统的核心是嵌入式微处理器，其主要体系架构有 SPARC、Pentium、Itanium 等。（）6. AMBA 总线是片内总线，包括高速总线 AHB 和低速总线 APB。 （）7. NandFlash 是一种 Flash Memory 它既

2、可以做主存也可做外存使用。（ ）8. NorFlash 是一种 Flash Memory 它既可以做主存也可做外存使用。（ ）9. 在 ARM CPU 模式中 System 模式与 User 模式的运行环境一样，但是它可以不受任何限制地访问任何资源。（ ）10. 在 ARM CPU 模式中除 User 模式外，其它模式都被称为特权模式，User 模式可直接改变 CPU 的模式。（ ）11. ARM 处理器主要有两种工作状态：ARM 和 Thumb，ARM 和 Thumb 之间状态的切换将影响 CPU 的模式或寄存器的内容。（ ）12. ARM 是 32 位嵌入式处理器，并可以进入 16 位运行

3、模式, 可支持大、小端数据格式（ ）13. X86 CPU 的异常向量与 ARM CPU 的异常向量的区别是：在 X86 平台上，当有异常发生时 CPU 是到指定的向量地址读取要执行的程序的地址。而 ARM CPU 是到向量地址的地方读取指令，也就是 ARM 的向量地址处存放的是一条指令（一般是一条跳转指令）。（）14. 存储器映射编址是指 I/O 端口的地址与内存地址统一编址，即 I/O 单元与内存单元在同一地址空间。其优点是可采用丰富的内存操作指令访问 I/O 单元、无需单独的 I/O 地址译码电路、无需专用的 I/O指令。（ ）15. ARM 的中断处理方式与 X86 是一致的，当中断发

4、生时 CPU 是到指定的向量地址读取要执行的程序的地址。（ ）16. AMBA 中 APB 是低速总线，并可支持多个主单元。（ ）17. 在 ARM 的数据处理指令中使用立即数 #0x101 是合法的。（）18. 在 CPSR 中 ARM 处理器采用 5 位二进制位来表示处理器模式。（）19. STRSB 是带符号字节存储指令。（ ）20. 程序中可以通过 MSR 指令直接修改 CPSR 中的 T 位来实现 ARM/Thumb 状态的切换。（）21. 在 C 语言中可以通过关键字 asm 嵌入多条汇编语句。（）22. 交叉调试可以直接调试不同指令集的程序，不需要通过外部通信的方式来控制被调试程

5、序。（ ）23. ARM 处理器的 Thumb 指令集是 32 位 ARM 指令集的一个子集，在执行前，通过芯片上的逻辑块，扩展为标准的 32 位 ARM 指令来运行。（ ）24. ARM 处理器是典型的 CISC 体系。（ ）25. 嵌入式软件一般情况下调试器和被调试程序运行在相同的计算机上。（ ）26. ARM 处理器有 37 个寄存器，9 种运行模式。（）27. 如果 ARM 处理器运行在 User 模式下，则程序不能访问有些受保护的资源，但能通过异常的形式来改变 CPU 的当前运行模式。（ ）28. 异常和外部中断不能够引起 ARM 处理器工作模式的改变。（ ）29. CPSR 寄存器

6、在所有的处理器模式下都是可以读/写的。（ ）30. MIPS 是一种很流行的 RISC 处理器。（ ）31. 交叉调试时，调试器和被调试程序运行在不同的计算机上。（ ）二、单选或多选题1. 嵌入式系统的特点是（）（A）嵌入式系统通常是形式多样、面向特定应用的软硬件综合体；（B）嵌入式系统得到多种类型的处理器和处理器体系结构的支持；（C）嵌入式系统通常极其关注成本；（D）嵌入式系统有实时性和可靠性的要求；（E）嵌入式系统使用的操作系统一般是适应多种处理器、可剪裁、轻量型、实时可靠、可固化的嵌入式操作系统;（F）嵌入式系统开发不需要专门工具和特殊方法。2. 精简指令集系统 RISC（Reduced

7、 Instruction Set Computer）的特点是（）（A）减少代码尺寸，增加指令的执行周期数(B ) 简单的寻址模式，仅允许 LOAD 和 STORE 指令存取内存，其它所有的操作都基于寄存器到寄存器(C) 具有较多的寄存器(D) 由硬件完成部分软件功能，硬件复杂性增加，芯片成本高3. 嵌入式微处理器降低功耗的技术包括如下方面：（）（A）提高工作电压（B）提供不同的时钟频率：通过软件设置（C）关闭暂时不使用的功能块（D）提供功耗管理机制4. 8. ARM CPU 在 FIQ 模式下使用的寄存器集合是（）（A） PC, R14_fiq to R8_fiq, R7 to R0，CPSR

8、, SPSR_fiq（B） PC, R14 to R8, R7 to R0，CPSR, SPSR_fiq（C） PC, R14_fiq to R8_fiq, R7_fiq to R0_fiq，CPSR, SPSR_fiq（D） PC, R14 to R8, R7 to R0，CPSR5. 在 ARM 微处理器的 AMBA 总线结构中，AHB 由（）组成。（A）主单元（B）从单元（C）仲裁器（D）译码器（E）APB 桥6. 在 ARM 微处理器的 AMBA 总线结构中，APB 桥具有以下（）功能。（A）AHB 的从单元（B）仲裁器（C）译码器（D）APB 中主单元7. ARM 有 7 种处理器模

9、式和 37 个寄存器，所有模式共用的寄存器是（ ）（A）R0-R7（B）R8-R13（C）R148. 嵌入式处理器的特点有（）（A）体积小（B）集成度高（C） 可靠性低（D） 功耗低（E）抗电磁干扰能力强9. ARM 处理器的数据类型有（）（A）字节型数据（B）半字数据类型（C）字数据类型（D）双字数据类型10. 下列 ARM 处理器的寄存器中，有对应影子寄存器的寄存器是（ ）（A）R0，R1（B）R0，R8（C）R8，R9（D）R8，R13（E）R9，R311. 在基于嵌入式操作系统的应用系统中，其初始化工作通常包括（）（A）板级初始化（B）系统初始化（C）创建所有应用任务所需资源（D）应用

10、初始化（E）创建 Idle 任务12. ARM7 系列内核采用了三级流水线的内核结构，其中 PC 指向（ （A）正在被预取的指令（B）正在执行的指令（C）正被译码的指令（D）正处于写回阶段的指令13. 以下（ ）不属于 ARM 处理器工作模式。）。（A）未定义模式（B）中断模式（C）超级模式（D）管理模式14. 在 CPSR 中，条件位 N=0 表示（ ）。（A）结果为负（C）结果为 0（B）结果为正（D）结果不为 015. 对于数据加载指令 LDR R0, R1 , #4 以下说法正确的是（ ）。（A）前变址回写（C）后变址回写（B）前变址不回写（D）后变址不回写16. 满递减堆栈 FD 中

11、 LDMFD 等价于（）。（A）LDMED（B）LDMIA（C）LDMDB（）LDMIB17. CMN 与 ADDS 两条指令的不同之处在于（）。（A）CMN 指令的运算结果没有影响 CPSR 的值（B）CMN 指令的运算结果影响 CPSR 的 Z 位，而 ADDS 的运算结果同时影响 Z 位和 C 位（C）CMN 指令是进行的减法运算，而 ADDS 是进行的加法运算（D）CMN 指令的运算结果不需要保存到目标寄存器中18. 64 位乘法指令 UMULLR1, R2, R3, R4 表示两个 32 位的无符号数相乘，乘积结果的高 32 位和低32 位分别存放到两个相应的寄存器中。其中 R1 中

12、存放的数据为 (（A）被乘数（B）乘数（C）乘积结果的高 32 位（D）乘积结果的低 32 位19. 在编译时，ARM 小范围地址读取伪指令 ADR 被编译器替换成（ （A）一条 ADD 指令或者一条 SUB 指令（B）两条 ADD 指令或者两条 SUB 指令（C）一条 SUB 指令和一条 MOV 指令（D）一条 ADD 指令和一条 NOP 指令20. 程序运行中被动态分配的内存段，分配在（ ）中。）。)。（A）代码段（B）数据段（C）栈（D）堆三、简答1. ARM CPU 有哪几种异常模式？比较 System 模式与 User 模式的异同答：ARM 处理器有 5 种异常工作模式：异常模式(F

13、IQ)：快速中断处理，用于支持高速数据传送或通道处理异常模式(IRQ)：用于一般中断处理异常模式(Supervisor)：特权模式，用于系统初始化或操作系统功能异常模式(Abort)：存储器保护异常处理异常模式(Undefined)：未定义指令异常处理系统模式和用户模式均属于正常（非异常）工作模式，只不过系统模式也是一种特权模式，可以访问系统中的所有资源。2. ARM CPU 有多少个栈寄存器？与 CPU 模式的关系如何？ARM CPU 有 6 个栈寄存器，分别位于 ARM 处理器的 6 个寄存器分组中。其中每种异常模式各有 1个堆栈寄存器，而系统模式和用户模式使用相同的堆栈寄存器。3. 广义

14、上讲，ARM 处理器的异常包括几种情况？ARM 处理器的异常包括以下几种情况：外部中断：由于 CPU 外部的原因而改变程序执行流程的过程，属于异步事件，又称为硬件中断，可以被屏蔽。软件中断（又称自陷）：表示通过处理器所拥有的软件指令、可预期地使处理器正在执行的程序的执行流程发生变化，以执行特定的程序。自陷是显式的事件，需要无条件地执行。典型的自陷指令如 Motorola 68000 系列中的 Trap 指令、ARM 中的 SWI 指令和 Intel 80x86 中的 INT 指令。异常：由 CPU 内部的原因（比如遇到非法指令）或外部的原因（比如访存的错误）引起的事件。4. 何为可重入函数？如

15、果要使程序具有可重入性，在程序设计中应注意哪些问题？答：可重入函数是指函数可以被多个任务/线程调用。要使程序具有可重入性，在程序设计中应注意：如果使用全局变量、static 变量，则应通过一定的互斥机制如关中断、信号量 P/V 操作等对其加以保护。5. 在允许中断嵌套的情况下，如何使中断服务程序具有可重入性？在允许中断嵌套的情况下，为了使中断服务程序具有可重入性，需要采取特殊步骤防止系统状态的丢失。比如在进入中断派发程序之后和调用用户级中断服务例程之前，保存 LR_irq 及 SPSR_irq的内容，以及在 BL 指令调用用户 ISR 之前切换至系统模式，以保证 LR_irq 的内容不被嵌套的

16、中断响应过程破坏。6. 简述 Thumb 指令集与 ARM 指令集的比较。Thumb 是一个 16 位的指令集 从 C 代码得到最优的代码密度 (约为 ARM 指令集 65%左右) 对窄内存系统有更好的指令性能但是它有如下限制 它是 ARM 指令集的一个功能子集也许几条 Thumb 指令才能代替一条 ARM 指令 有限制的条件执行 数据处理指令只能使用低编号的寄存器(r0 - r7) 不能使用内嵌的桶型移位器. 立即数的范围更小 不能访问协处理器所以，thumb 指令集 适合作为编译器的输出，而并非处理代码7. 带状态切换的跳转指令 BXRm，如何来判断跳转到的 Rm 指定的目标地址处的指令是

17、 ARM 指令，还是 Thumb 指令？答：利用 Rm 寄存器的最低位（第 0 位）：如果该位为 1，切换至 THUMB 状态，否则为 ARM 状态。8. 简述数据存储格式中的大端存储格式和小端存储格式（结合图示）。参看课件第 2 章的有关内容。9. 什么是交叉开发环境？答：交叉开发环境是指用于嵌入式软件开发的所有工具软件的集合，一般包括文本编辑器、交叉编译器、交叉调试器、仿真器、下载器等。交叉开发环境由宿主机和目标机组成，宿主机与目标机之间在物理连接的基础上建立起逻辑连接。宿主机（Host） ：是用于开发嵌入式系统的计算机。一般为 PC 机（或者工作站），具备丰富的软硬件资源，为嵌入式软件的

18、开发提供全过程支持。目标机（Target）：即所开发的嵌入式系统，是嵌入式软件的运行环境，其硬件软件是为特定应用定制的。在开发过程中，目标机端需接收和执行宿主机发出的各种命令如设置断点、读内存、写内存等，将结果返回给宿主机，配合宿主机各方面的工作。10. 嵌入式软件运行流程在系统“引导/升级阶段”除了将系统软件从 NorFlash 中读取出来加载到 RAM中运行外还有哪两种引导方式？并分析这三种引导方式中哪种方式引导速度最快？哪种方式成本更低？参看课件“嵌入式系统启动程序开发”一章的内容。11. 分析有哪些技术用来降低嵌入式处理器的功耗？参看课件第 1 章。12. AMBA 总线是 ARM 公

19、司研发的一种总线规范，目前为 3.0 版本。在 AMBA 总线规范中，定义了那几种总线类型？并说明这些总线中哪些是高速总线，哪些是低速总线？参看课件第 4 章的内容。13. ARM 处理器有几种工作模式？各种模式主要的用途是什么？答：ARM 处理器有 7 种工作模式：用户模式(User)：正常程序执行模式，用于应用程序异常模式(FIQ)：快速中断处理，用于支持高速数据传送或通道处理异常模式(IRQ)：用于一般中断处理异常模式(Supervisor)：特权模式，用于系统初始化或操作系统功能异常模式(Abort)：存储器保护异常处理异常模式(Undefined)：未定义指令异常处理系统模式(Sys

20、tem)：运行特权操作系统任务14. ARM 处理器有多少寄存器？各种工作模式下所使用的寄存器集合分别是什么？答：ARM 处理器有 37 个寄存器。各工作模式下所使用的寄存器集合如下表所示：模式Thumb 状态可见寄存器ARM 状态可见寄存器UserR7R0LR、SPPC、CPSRR14R0PC、CPSRFIQR7R0LR_fiq、SP_fiqPC、CPSR、SPSR_fiqR7R0R14_fiqR8_fiqPC、CPSR、SPSR_fiqIRQR7R0LR_irq、SP_irqPC、CPSR、SPSR_irqR12R0R14_irqR13_irqPC、CPSR、SPSR_irqSupervi

21、sorR7R0LR_svc,SP_svcPC、CPSR、SPSR_svcR12R0R14_svc、R13_svcPC、CPSR、SPSR_svcAbortR7R0LR_abt、SP_abtPC、CPSR、SPSR_abtR12R0R14_abt、R13_abrPC、CPSR、SPSR_abtUndefinedR7R0LR_und、SP_undPC、CPSR、SPSR_undR12R0R14_und、R13_undPC、CPSR、SPSR_undSystemR7R0LR、SPPC、CPSRR14R0PC、CPSR15. ARM 处理器的异常响应和异常返回过程中，主要完成了哪些工作？针对不同异常模

22、式写出相应寄存器内容的变化。答：ARM 处理器在进行异常响应过程中，主要完成：lll拷贝 CPSR 寄存器的内容至对应模式下的 SPSR_寄存器中；将返回地址保存到对应模式下的 LR_寄存器中；对 CPSR 寄存器的一些控制位进行设置：无论发生异常时处理器处于 Thumb 状态还是 ARM 状态，响应异常后处理器都会切换到 ARM 状态，即 CPSR5=0；将模式位 CPSR4:0设置为被响应异常的模式编码；设置中断屏蔽位：如果异常模式为 Reset 或 FIQ 则CPSR6=1 /*禁止快速中断*/CPSR7=1 /*禁止正常中断*/lll将程序计数器(PC)设置为异常向量的地址在异常返回过

23、程中，主要完成：将 SPSR_中的内容恢复到 CPSR 中；将 PC 设置为 LR_ 的值针对具体的异常模式，相应寄存器的变化情况如下：（1） Reset异常R14_svcSPSR_svc=不确定的值CPSRCPSR4:0CPSR5CPSR6CPSR7=0b10011011/进入管理模式/在ARM状态中执行/禁止快速中断FIQ/禁止普通中断IRQ如果配置的是高端向量，则PC =否则PC =0xFFFF00000x00000000（2） 未定义指令（Undefined instruction）异常R14_undSPSR_und=未定义指令后的下一条指令地址CPSRCPSR4:0CPSR5=0b1

24、10110/进入未定义模式/在ARM状态中执行/CPSR6不改变CPSR7=1/禁止普通中断IRQ如果配置的是高端向量，则PC =否则PC =0xFFFF00040x00000004（3） 软件中断（Software Interrupt）异常R14_svcSPSR_svc=SWI指令后的下一条指令地址CPSRCPSR4:0CPSR5=0b100110/进入管理模式/在ARM状态中执行/CPSR6不改变CPSR7=1/禁止普通中断IRQ如果配置的是高端向量，则PC =否则PC =0xFFFF00080x00000008（4） 指令预取（Prefetch Abort）异常R14_abtSPSR_a

25、bt=中止指令后下一条指令的地址CPSRCPSR4:0CPSR5=0b101110/进入中止模式/在ARM状态中执行/CPSR6不改变CPSR7=1/禁止普通中断IRQ如果配置的是高端向量，则PC =否则PC =0xFFFF000C0x0000000C（5） 数据中止（Data Abort）异常R14_abtSPSR_abt=中止指令下一条指令的地址CPSRCPSR4:0CPSR5=0b101110/进入中止模式/在ARM状态中执行/CPSR6不改变CPSR7=1/禁止普通中断IRQ如果配置的是高端向量，则PC =否则PC =（6） IRQ0xFFFF00100x00000010R14_irq

26、SPSR_irq=下一条指令地址CPSRCPSR4:0CPSR5=0b100100/进入IRQ模式/在ARM状态中执行/CPSR6不改变CPSR7=1/禁止普通中断IRQ如果配置的是高端向量，则PC =否则PC =（7） FIQ0xFFFF00180x00000018R14_fiqSPSR_fiq=下一条指令地址CPSRCPSR4:0CPSR5CPSR6=0B1000101/进入FIQ模式/在ARM状态中执行/禁止快速中断FIQCPSR7=1/禁止普通中断IRQ如果配置的是高端向量，则PC =否则PC =0xFFFF001C0x0000001C16. 嵌入式系统中的 I/O 设备主要有哪 2

27、种编址模式？请对比各自的优缺点。答：嵌入式系统中的 I/O 设备主要有存储器映射编址和 I/O 映射编址两种模式，其优缺点对比如下表所示：17. 用一条 ARM 指令分别实现下面的语句:a) r0 = 16MOV r0，#16b) r0 = r1 / 16 (带符号的数)MOV r0, r1 ASR 4c) r1 = r2 * 3ADD r1, r2, r2，LSL #1d) r0 = -r0RSBr0, r0, #018. BIC 指令的作用是什么?BIC 是位清除指令，将寄存器 Rn 的值与 operand2 的值的反码按位作逻辑与操作，结果保存到 Rd 中。指令格式如下：BIC cond

28、 S Rd, Rn, operand2举例：BIC R1，R1，#0x0F ;将 R1 的低 4 位清零，其它位不变19. 哪些数据处理指令总是设置条件标志位？对于 ARM 指令集的所有数据处理指令，均可选择使用 S 后缀以影响状态标志。比较指令 CMP, CMN, TST 和 TEQ 不需要后缀 S，它们会直接影响状态标志。对于 THUMB 指令集的数据处理指令，除 MOV 和 ADD 指令访问寄存器 R8R15 外，其它数据处理指令总是更新 CPSR中的 ALU 状态标志。20. 哪些指令可用于子程序调用的返回? 请举例说明。B 指令、BX 指令、MOV 指令、LDMFD 指令等。举例：B

29、 LR存储器映射编址I/O 映射编址优点l 可采用丰富的内存操作指令访问I/O 单元l 无需单独的 I/O 地址译码电路l 无需专用的 I/O 指令l I/O 单元不占用内存空间l I/O 程序易读缺点l 外设占用内存空间l I/O 程序不易读l I/O 操作指令仅有单一的传送指令，I/O 接口需有地址译码电路举例ARM 系列嵌入式微处理Intel 80X86 系列处理器，I/O 端口与内存单元分开编址，I/O 端口有自己独立的地址空间，其大小为64KBBX LRMOV PC, LRLDMFD sp!, r0-r12, pc21. 要打开或者屏蔽 IRQ 中断该使用哪些指令?在低版本（比如 V

30、4 版本）ARM 指令集中，使用如下的指令序列完成 IRQ 中断的屏蔽/打开：MRS r0,CPSR ; 将 CPSR 的内容读至 r0BIC r0,r0,#0x80MSR CPSR_c,r0; 将第 7 位清零以允许 IRQ 中断; 将修改后的值仅写入c字节而在高版本（比如 V6 版本）可直接使用改变处理器状态的指令 CPS：CPSIE IRQ22. 为了克服 ARM 分支指令只有32MB 范围的局限，应该使用哪些指令？可以使用全范围地址读取指令 LDR，实例：LDRpc, =const使用 pc 寄存器作为目标寄存器，采用 LDR 伪指令，可以把一个任意的 32 位地址加载到 PC 中，以

31、实现向任意地址的跳转。23. CLZ 指令的用途是什么？前导零计数指令，返回寄存器内容中第一个 1 之前的二进制 0 的个数。可以利用此指令来规范化一个寄存器的内容。例如，CLZ R0, R1 ；计算 R1 中的前导零的个数MOV R1, R1 LSL R0；将 R1 寄存器左移若干位，使得最高位不再为零。24. 以下指令的结果是什么?r1 = 0x7FFFFF00r2 = 0x00001000QADD r0, r1, r2r0 = 0x7FFFFFFF25. 以下的指令有效吗?LDRD r7, r2, 0x100答：无效。（1）LDRD 指令中的 Rd 寄存器必须是偶数号的寄存器，并且（2）

32、偏移量只能是 8 位的立即数。26. 以下指令的效果是什么?SMULBT r0, r1, r2将 r1 寄存器的低 16 位和 r2 寄存器的高 16 位相乘，结果保存在 r0 寄存器中。27. 如果 r1 = 0x12406700, 那么在执行这条语句后 r0 的值是什么:REV r0, r1r0 = 0x0067401228. 以下指令的意义是什么SUB16 r1, r2, r0这是一条 SIMD 指令，意为从第一个操作数中的每个半字减去第二个操作数对应的半字。即 r131:16=r231:16-r031:16, r115:0=r215:0-r015:029. 下面这条 Thumb 指令的

33、效果是什么?ADD r1, r2r1=r1+r230. 这是一条有效的 Thumb 指令吗?MSR CPSR_S, r0无效，因为 THUMB 指令不能访问 CPSR 寄存器。31. Thumb 中 BL 指令的跳转范围是多少?+/- 4MB32. ARM 系统中堆栈的类型（工作方式）有哪几种？答：ARM 堆栈工作方式有 4 种。（1）满递增堆栈（2）满递减堆栈（3）空递增堆栈（4）空递减堆栈33. 为什么说跳转指令助记符中带有 L 的可用来调用子程序？答：因为该指令在跳转时会将下一条指令的 PC 存放在 LR 寄存器中，在子程序的后面只要能利用有关指令将 LR 中的内容送到 PC 中即可从子

34、程序中返回，所以这类指令可以用来调用子程序。34. 请简述 ARM ATPCS 中的参数与返回值的传递规则。答：ATPCS 标准规定，对于参数个数不多于 4 的函数，编译器必须按参数在列表中的顺序，自左向右 为它们分配寄存器 R0R3。其中函数返回时，R0 还被用来存放函数的返回值。如果函数的参数多于 4 个，那么 多余 的参数则按 自右向左的顺序压入数据堆栈，即参数入栈顺序与参数顺序相反。四、应用题1. 请分别填出在 ARM 中大端数据存放格式和小端数据存放格式下，下列变量在内存中的存放情况（该机器的字长为 32 位）。变量 A：word A=0xf6 73 4b cd，在内存中的起始地址为

35、 0xb3 20 45 00变量 B：half word B=0x73，在内存中的起始地址为 0xdd dd dd d0变量 C:大端：word C=0x73, 在内存中的起始地址为 0xdd dd dd f0小端：0xb32045000xf60xb32045000xcd0x730x4b0xcd0x4b0x730xf60xddddddd00x000xda0xddddddd00xda0x002. 假设有一款包含有 ARM7TDMI 的芯片，它可工作在 85MHZ，50MHZ 和 20MHZ 的频率下，请分别列出算式并计算出其 MIPS 数。答案：85*0.9=76.5 MIPS, 500.9=4

36、5MIPS, 20*0.9=18MIPS3. 请描述 ARM CPU Reset 后 CPU 处于什么模式？CPSR 寄存器中 I、F、T、M4-M0 的值为多少？答案：进入 Supervisior 模式，I=F=1, T=0, M4M3M2M1M0=0b100114. 假设一嵌入式系统的存储器包括主存 NorFlash 1MB 和 SDRAM 8MB 以及外存 NandFlash 64MB，其中初始化引导代码空间为 50KB， 代码、常数和初始化数据所需空间共为 1.2MB（该空间为一个完整的空间不可再分）, 请列举出可能的存储方式，并描述系统引导方式。答案：第一种方式： 将 NorFlas

37、h 空间分为两部分：Boot 空间 50KB，将 1.2MB 空间压缩存储到剩余空间中，上电时首先执行 Boot，Boot 将压缩代码等解压到 SDRAM 中运行。第二种方式：将 NorFlash 只存储 Boot，1.2MB 存储在 NandFlash 中。上电是首先执行 Boot，Boot 结束时将 NandFlash 中的 1.2MB 加载到 SDRAM 中运行。5. 请从寄存器数目、处理器运行模式、指令集、中断处理、I/O 端口的编址方法五个方面分析 ARM 处理器和 X86 处理器的异同。答：X86 处理器是典型的 CISC 处理器，而 ARM 是典型的 RISC 处理器。CISC-X86 处理器RISC-ARM 处理器寄存器数目寄存器较少寄存器较多运行模式主要分为用户模式和特权模式有 7 种工作模式，其中 6 种特权模式，5 种异常模式指令集大量的混杂型指令集，有简单快速简单的单周期指令，在汇编指令方6. 使用读程序状态寄存器指令 MRS 和写程序状态寄存器指令 MSR 来实现“允许 IRQ 中断”和“禁止 IRQ中断”。允许 IRQ 中断：MRS r0,CPSR ; 将 CPSR 的内容读至 r0BIC r0,r0,#0x80MSR CPSR_c,r0; 将第 7 位