计算机组成原理复习资料

1、1、 cache存储结构 Cache 缓存程序访问的局部性原理Cache的基本原理 CPU与Cache之间的数据交换是以字为单位的，而Cache与主存之间的数据交换则是以块为单位的。一个块由若干个定长字组成。当CPU读取主存中的一个字时，该字的主存地址被发给Cache和主存，此时，Cache控制逻辑依据地址判断该字当前是否存在于Cache中：若在，该字立即被从Cache传送给CPU；若不在，则用主存读周期把该字从主存读出送到CPU，同时把含有这个字的整个数据块从主存读出送到Cache中，并采用一定的替换策略将Cache中的某一块替换掉，替换算法由Cache管理逻辑电路来实现。. Cache的命

2、中率 基于程序访问的局部性原理，增加Cache使得要访问的数据绝大多数都可以在Cache中找到，这样才能在性能上使主存的平均读出时间尽可能接近Cache的读出时间。Cache的工作效率通常用“命中率”来表示。 命中率指的是CPU要访问的信息在Cache中的概率，Cache的命中率越高，CPU访问主存的速度就越接近访问Cache的速度。通常Cache的容量越大，存储的块也越多，CPU的命中率就越高。但是，当Cache的容量达到一定值时，命中率并不会随着容量的增大而增加，而且Cache容量的增大将导致成本的增加，所以，Cache的容量一般是命中率与成本价格的折中。 命中率 与 Cache 的 容量

3、 与 块长 有关 在一个程序执行期间，设 Nc表示Cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率，则有 若tc表示命中时的Cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则Cache主存系统的平均访问时间ta为：设e表示访问效率，则有为提高访问效率e，命中率h越接近1越好。命中率h与程序的行为、Cache的容量、组织方式、块的大小有关。先进先出算法（FIFO)近期最少使用算法（LRU)随机法2、 动态RAM的工作原理动态RAM都是靠电容存储电荷的原理来寄存信息。动态RAM的刷新：由于存储单元被访问是随机的，有可能某些存储单元长期德不到访问，不进

4、行存储器的读/写操作，其存储单元的原信息将会慢慢消失。为此，必须采用定时刷新的方法，保证动态RAM内的信息不丢失。 由于动态RAM采用电容保存电荷有无作为其工作原理，但电容会在规定的时间内丢失电荷。能够被访问到的存储单元（电容）通常访问后，立即重新写入信息，电荷不会丢失。但有些存储单元长期可能得不到访问，所存放的电荷可能丢失，必须进行刷新。集中刷新，分散刷新，异步刷新3、 总线的传输方式按数据传送方式：并行传输总线；串行传输总线；4、 总线分类及控制总线:连接多个部件的信息传输线，是各部件共享的传输介质按数据传送方式：并行传输总线；串行传输总线；按总线的使用范围：计算机总线；测控总线；网络通信

5、总线按部件不同：片内总线；芯片内部的总线系统总线；各大部件间的信息传输线（数据总线；地址总线；控制总线）数据总线用来传输各部件之间的数据信息，它双向传输总线，其位数与机器字长、存储字长有关。数据总线的位数称为数据总线宽度，它是衡量性能的一个重要参数。控制总线 双向通信总线；用于计算机系统之间或计算机系统与其他系统之间的通信。通信总线按传输方式：串行通信；并行通信总线特性机械特性、电气特性、功能特性、时间特性总线的性能指标：1、 总线宽度：通常是指数据总线的根数，即位数；2、 总线带宽：总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量单位可用MBps。例：总

6、线工作频率为33MHz,总线宽度为32位（4B），则总线带宽为：33*(32/8)=132MBps。3、 时钟同步/异步4、 总线复用5、 信号线数：地址总线、数据总线、控制总线 三种总线数之和。6、 总线控制方式：突发工作、自动配置、仲裁方式、逻辑方式、计数方式等。7、 其他指标。总线标准：系统与各模块、模块与模块之间的一个互连的标准界面。ISA总线、EISA总线、VESA(VL_BUS)总线、PCI总线、AGP总线、RS-232C总线、USB总线总线结构：单总线结构：多总线结构：总线控制判优控制：集中式 分布式集中控制优先权仲裁方式：链式查询；对电路故障敏感，优先级别低的设备可能很难获得请

7、求计数器定时查询；独立请求方式；响应速度快，优先次序控制灵活，但控制线数量多，总线控制更复杂通信控制：总线周期：完成一次总线操作的时间（可分为4个阶段）申请分配阶段；寻址阶段；传数阶段；结束阶段；总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合。通常用四种方式：同步通信 通信双方由统一时标控制数据传送。P61例3.1异步通信 异步通信的应答方式（不互锁，半互锁，全互锁）半同步通信分离式通信 5、 指令周期、总线周期与时钟周期的概念指令周期 CPU每取出并执行一条指令所需要的全部时间一个完整的指令周期应包括取指、间址、执行和中断4个子周期总线周期：完成一次总线

8、操作的时间（可分为4个阶段）申请分配阶段；寻址阶段；传数阶段；结束阶段；时钟周期：时钟周期也称为振荡周期，定义为时钟脉冲的倒数（时钟周期就是单片机外接晶振的倒数，例如12M的晶振，它的时钟周期就是1/12us），是计算机中的最基本的、最小的时间单位。6、 CPU的结构CPU由运算器、控制器、寄存器、中断系统组成CPU功能：取指令、分析指令、执行指令指令控制、操作控制、时间控制、数据加工、处理中断7、 寻址方式指令 由操作码和地址码组成操作码：指明该指令所要完成的操作地址码：指出该指令的源操作数的地址、结果的地址以及下一条指令的地址。指令字长： 取决于操作码的长度、操作数地址的长度和操作数地址的

9、个数。操作数类型：地址、数字、字符、逻辑数据等。操作类型：数据传送、算数逻辑操作、移位、转移（无条件转移、条件转移、调用与返回、陷阱与陷阱指令）、输入输出、其他寻址方式指令寻址：1、顺序寻址：可通过计数器PC加1,自动形成下一条指令的地址；2、跳跃寻址：通过转移类指令实现；数据寻址：1、立即寻址：2、直接寻址：3、隐含寻址：4、间接寻址：5、寄存器寻址：6、寄存器间接寻址：7、基址寻址；8、变址寻址；9、相对寻址：10、堆栈寻址；8、 控制单元设计方法控制单元 提供完成计算机全部指令操作的微操作命令序列部件。控制单元设计方法 1、组合逻辑设计； 2、微程序设计；9、 RAM的工作原理存储器按存

10、取方式分为：随机存储器（RAM）、只读存储器(ROM)、顺序存取存储器、直接存取存储器RAM 即 随机存储器RAM 一种可读/写存储器，动态RAM（以电容充放电原理寄存信息）静态RAM（以触发器原理寄存信息）存储器的3个主要性能指标：速度、容量、每位价格主存主存的主要技术指标：存储容量 、存储速度存储容量=存储单元个数*存储字长存储速度：由存储时间和存储周期来表示存储器带宽： 单位时间内存储器存取的信息量。提高带宽的方法： 1、缩短存取周期； 2、增加存储字长； 3、增加存储体；10、 影响指令流水线的原因结构相关：当指令在重叠执行过程中，不同指令争用同一功能部件产生资源冲突产生的，故又称资源

11、相关数据相关：流水线中的各条指令因重叠操作，可能改变对操作数的读写访问顺序，从而导致了数据相关冲突。控制相关：主要有转移指令引起。流水线性能：吞吐率、加速比、效率11、 摩尔定律摩尔定律：(Moore) Gordon Moore提出“微芯片上集成的晶体管数目每3年翻两番”12、 指令流水线的多发技术常见的多发技术超标量技术超流水线技术超长指令字技术典型的指令执行过程分为：取指令指令译码形成地址取操作数执行指令回写结果修改指令指针13、 微程序概念及基本思想微程序设计思想 英国剑桥大学 M.V.Wilkes1951年提出。为了克服组合逻辑控制单元线路庞杂的缺点。设想：采用与存储程序相类似的方法，

12、来解决微操作命令序列的形成。14、 软件和硬件硬件计算机硬件的主要技术指标：机器字长： CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。存储容量：包括主存容量和辅存容量。主存容量即主存中存放二进制代码的总位数。即 存储容量=存储单元个数*存储字长辅存容量通常用字节数来表示。运算速度：采用单位时间内执行指令的平均条数来衡量。并用MIPS（百万条指令每秒）作为计量单位。软件：人们事先编制的具有各类特殊功能的程序组成。软件是程序以及开发、使用和维护程序需要的所有文档系统软件： 主要用来管理整个计算机系统，监视服务，使系统资源得到合理调度，高效运行。应用软件：用户根据任务需要编制的各种程序1

13、5、 程序中断的接口电路为处理I/O中断，在I/O接口电路中必须配置相关的硬件线路1、 中断请求触发器和中断屏蔽触发器；2、 排队器；3、 中断向量地址形成部件4、 程序中断方式接口电路的基本组成16、 冯.诺依曼计算机的工作原理及特点 计算机由运算器、存储器、控制器、输入设备和输出设备组成；指令和数据以同等地位存放于存储器内，并可按地址寻访；指令和数据均用二进制表示；指令由操作码和地址码组成指令在存储器内按顺序存放；机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。工作原理:程序存储和程序控制CPU:控制器、运算器、寄存器组、片内总线主机：CPU、主存17、 RISC技术R

14、ISC即精简指令系统计算机CISC即复杂指令系统计算机RISC技术即 用20%的简单指令的组合来实现不常用的80%的那些指令功能。计算机执行程序所需的时间P：P=I*C*TI 高级语言程序编译后在机器上运行的机器指令数；C 执行每条机器指令所需的平均机器周期；T 每个机器周期的执行时间RISC 较CISC的优点：充分利用VLSI芯片的面积；提供计算机运算速度；便于设计，可降低成本，提高可靠性；有效支持高级语言程序；18、 CPU与外设的传输方式I/O设备与主机的联系方式： 1、I/O设备编址方式：统一编址、不统一编址； 2、设备寻址； 3、传送方式： 并行传送：在同一瞬间，n位信息同时从CPU

15、输出至I/O设备，或由I/O设备输入到CPU。 串行传送：在同一瞬间只传送1位信息，在不同时刻连续逐位传送一串信息。 4、联络方式：立即响应方式，异步工作采用应答信号联络，同步工作采用同步时标联络 5、I/O设备与主机的联络方式：辐射式、总线式I/O设备与主机信息传送的控制方式： 1、程序查询方式； 2、程序中断方式； 3、直接存储器存取方式（DMA）； 4、I/O通道方式； 5、I/O处理机方式；19、 原、反、补码表示方法整数X(二进制)原码反码补码+11100，11100，11100，1110非零数的补码即本身-11101，1110x=2n-x=10000-(-1110)=1，11101，0001x=(2(n+1)-1)+x=11111+(-1110)=11111-1110=1，00011，0010x=2(n+1)+x=100000-1110=1，0010小数：X(二进制)原码反码补码0.11100.11100.11100.1110非零数的补码即本身-0.11101.1110x=1-x=1-(-0.1110)=1.0000+0.1110=1.11101.0001x=(2-2(-n)+x=(2-2(-4)+x=1.1111-0.1110=1.00011.0010x=2+x=10.0000-0.1110=1.