数电总结2014

1、总总 结结组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路1.特点特点,分析分析,设计设计,2.常用功能器件常用功能器件:定义定义,功能功能,集成芯片应用集成芯片应用编码器编码器,译码器译码器,数据选择器数据选择器,数据分配器数据分配器,比较器比较器,加法器加法器1.特点特点,分析分析,设计设计,2.常用功能器件常用功能器件:定义定义,功能功能,集成芯片应用集成芯片应用计数器计数器,寄存器寄存器门电路构成门电路构成触发器电路构成触发器电路构成简化简化:逻辑代数逻辑代数第一章第一章 数字电路基础数字电路基础基本要求基本要求1. 正确理解以下基本概念：正逻辑、负逻辑、数制正确理解以下基本概念：正逻

2、辑、负逻辑、数制与码制、二极管与三极管的开关作用和开关特性、逻与码制、二极管与三极管的开关作用和开关特性、逻辑变量、逻辑函数、辑变量、逻辑函数、“与、或、非与、或、非”基本逻辑关系。基本逻辑关系。2. 熟练掌握三极管三种工作状态的特点及判别方法。熟练掌握三极管三种工作状态的特点及判别方法。3. 熟练掌握逻辑函数的几种表示方法（真值表、表熟练掌握逻辑函数的几种表示方法（真值表、表达式、逻辑图），并会相互转换。达式、逻辑图），并会相互转换。(1) (54)D =(0101,0100)8421 =(1011,0100)2421(2) (87.15)D =(1000,0111.0001,0101)84

3、21 =(1110,1101.0001,1011)2421(3) (239.03)D =(0010,0011,1001.0000,0011)8421 =(0010,0011,1111.0000,0011)2421 +VO6V+VO5VO+V-3VO0V+VO+V-3V123123123123123CCC（ +12V）RbRV=50R（ +5V）Rb=50CVCC=50CCRC（ +15V）Rb1VRb2V（ +12V）bCCR=50RCCC=50Rb2CRRV（ +12V）b1（a）（b）（c）（d）（e）1k53k3k30k1k20k1k15k51k2k15k51k基本要求基本要求1. 正确

4、理解以下基本概念：正确理解以下基本概念：推拉式输出、线与、高阻态。推拉式输出、线与、高阻态。2. 熟练掌握各种门电路的逻辑功能。熟练掌握各种门电路的逻辑功能。3. 熟悉各种门电路的结构、工作原理、主要参数熟悉各种门电路的结构、工作原理、主要参数及应用中注意的问题。及应用中注意的问题。+VLABCL+VLAB+V+VLBAADDT123T123123T123DDD123T123(a)RCCC21(b)4RCCRCRbR(c)bRCCRCCCRb1R112Rb2TT1212334(d)CDABL1 ABL 2 CABL3+V&RPCD&LCCBA1B&A=1VCCL2&L3CBA1+5VEN&EN

5、&1R=1L1L2L3L4ABCD电路如图所示，试用表格方式列出各门电路的名称，输电路如图所示，试用表格方式列出各门电路的名称，输出逻辑表达式以及当出逻辑表达式以及当ABCD=1001时，各输出函数的值。时，各输出函数的值。 基本要求基本要求1.正确理解以下基本概念：逻辑变量、逻辑函数、正确理解以下基本概念：逻辑变量、逻辑函数、“与、或、非与、或、非”基本逻辑关系、竞争冒险。基本逻辑关系、竞争冒险。2.熟练掌握逻辑函数的几种常用的表示方法：真值熟练掌握逻辑函数的几种常用的表示方法：真值表、逻辑表达式、逻辑图、卡诺图。并能熟练的相表、逻辑表达式、逻辑图、卡诺图。并能熟练的相互转换。互转换。3.

6、熟练掌握逻辑代数基本定律、基本运算规则，能熟练掌握逻辑代数基本定律、基本运算规则，能够熟练用其对逻辑函数进行代数化简及表达式转换。够熟练用其对逻辑函数进行代数化简及表达式转换。4. 熟练掌握卡诺图化简法。熟练掌握卡诺图化简法。5.熟练掌握组合逻辑电路的分析方法和设计方法。熟练掌握组合逻辑电路的分析方法和设计方法。 基本逻辑关系小结基本逻辑关系小结 逻辑逻辑 符号符号 表示式表示式与与&ABYABY1或或非非1YAY=ABY=A+B与非与非&ABY或非或非ABY1异或异或=1ABYY= A BAY ABY BAY组合逻辑电路的分析步骤：组合逻辑电路的分析步骤：组合逻辑电路分析方法组合逻辑电路分析

7、方法1、 由逻辑图写出各输出端的逻辑表达式；由逻辑图写出各输出端的逻辑表达式；2、 化简和变换逻辑表达式；化简和变换逻辑表达式；3、 列出真值表；列出真值表；4、 根据真值表或逻辑表达式，经分析最后确定其功能。根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。1 1、逻辑抽象（约定）：根据实际逻辑问题的因果关系确、逻辑抽象（约定）：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；定输入、输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；根据逻辑描述列出真值表；3、由真值表写出逻

8、辑表达式由真值表写出逻辑表达式; ;5、 画出逻辑图。画出逻辑图。4、根据器件的类型根据器件的类型, ,简化和变换逻辑表达式简化和变换逻辑表达式一、组合逻辑电路的设计步骤一、组合逻辑电路的设计步骤 根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。组合逻辑电路的设计组合逻辑电路的设计设计一个故障指示电路，具体要求为：设计一个故障指示电路，具体要求为：（1）两台电动机同时工作时，绿灯亮；）两台电动机同时工作时，绿灯亮；（2）一台电动机发生故障时，黄灯亮；）一台电动机发生故障时，黄灯亮；（3）两台电动机同时发生故障时，红灯亮。）两台电动机同

9、时发生故障时，红灯亮。解解 1.1.设定设定A A、B B分别表示两台分别表示两台电动机这两个逻辑变量，电动机这两个逻辑变量，F F绿、绿、F F黄、黄、F F红分别表示绿灯、红分别表示绿灯、黄灯、红灯；且用黄灯、红灯；且用0 0表示电表示电动机正常工作，动机正常工作，1 1表示电动表示电动机发生故障；机发生故障；1 1表示灯亮，表示灯亮，0 0表示灯灭。表示灯灭。 2.2.建立真值表建立真值表 按设计要求可得真值表按设计要求可得真值表 ABF绿F黄F红001000101010010110013. 根据真值表求得输出逻辑函数的表达式根据真值表求得输出逻辑函数的表达式BAF绿绿BABABAF黄黄

10、ABF红红4. 化简上述逻辑函数表达式，并转换成适当的形式。由于上化简上述逻辑函数表达式，并转换成适当的形式。由于上述逻辑函数的表达式都是最简了，所以不用再化简。述逻辑函数的表达式都是最简了，所以不用再化简。 5. 根据逻辑函数根据逻辑函数表达式画出逻辑表达式画出逻辑电路图。电路图。基本要求基本要求1.熟练掌握译码器、编码器、数据选择器、数值比熟练掌握译码器、编码器、数据选择器、数值比较器的逻辑功能及常用中规模集成电路的应用。较器的逻辑功能及常用中规模集成电路的应用。2.熟练掌握半加器、全加器的逻辑功能，设计方法。熟练掌握半加器、全加器的逻辑功能，设计方法。3.正确理解以下基本概念：正确理解以

11、下基本概念： 编码、译码、组合逻辑电路、时序逻辑电路。编码、译码、组合逻辑电路、时序逻辑电路。用译码器实现逻辑函数的步骤用译码器实现逻辑函数的步骤o 1.1.写出逻辑函数的最小项和的形式；写出逻辑函数的最小项和的形式；o 2.2.将逻辑函数的最小项和的表达式变换成与非将逻辑函数的最小项和的表达式变换成与非与非式；与非式；o 3.3.画出接线图。画出接线图。o 4.4.如果函数为如果函数为4 4变量函数，用变量函数，用3/83/8线译码器实现，线译码器实现，则需先用两片则需先用两片3/83/8线译码器扩展成线译码器扩展成4/164/16线译码器，线译码器，在此基础上进行以上步骤。在此基础上进行以

12、上步骤。例例1 1 试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数：ACBCABLABCCABCBABCAL7653mmmm解：解：将逻辑函数转换成最小项表达式，将逻辑函数转换成最小项表达式，再转换成与非再转换成与非与非形式。与非形式。=m3+m5+m6+m7=用一片用一片7413874138加一个与非门加一个与非门就可实现该逻辑函数。就可实现该逻辑函数。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&利用利用8 8选选1 1数据选择器组成函数产生器的一般步骤数据选择器组成函数产生器的一般步骤a a、将函数变换成最小项表达式、将函数变换成最

13、小项表达式b b、使器件处于使能状态、使器件处于使能状态c c、地址、地址信号信号S2、 S1 、 S0 作为函数的输入变量作为函数的输入变量d d、处理数据输入、处理数据输入D0D7信号电平。逻辑表达式中有信号电平。逻辑表达式中有mi ,则相应则相应Di =1，其他的数据输入端均为，其他的数据输入端均为0。 要实现的逻辑函数中的变量个数与数据选择器的地址输入端要实现的逻辑函数中的变量个数与数据选择器的地址输入端的个数相同，将变量与数据选择器的地址输入端一一对应即可。的个数相同，将变量与数据选择器的地址输入端一一对应即可。 如果要实现的逻辑函数中的变量个数与数据选择器的地址输如果要实现的逻辑函

14、数中的变量个数与数据选择器的地址输入端的个数不同，不能用前述的简单办法。应分离出多余的变量，入端的个数不同，不能用前述的简单办法。应分离出多余的变量，把它们加到适当的数据输入端。把它们加到适当的数据输入端。例例2 2 试用试用8 8选选1 1数据选择器数据选择器74X15174X151实现单输出组合逻辑函数实现单输出组合逻辑函数o 解法一解法一： DCBACDBADBCADABCABCDDCBADABCCDBAABCDDBCADABCABCDACDBCABCDLACDBCABCDL11)()(),(53753755377mDmmDDmDmDDmDmDmDmDmDmDCBAL其中：其中：S S2

15、 2=A,S=A,S1 1=B,S=B,S0 0=C=CDD37766554433221100DmDmDmDmDmDmDmDmY 比较比较Y Y与与L L，当，当 D D5 5= =D D7 7= 1 , = 1 , D D0 0= =D D1 1= =D D2 2= =D D4 4=0=0时时Y=L11),(537mDmmDCBAL由译码器由译码器74138和和8选选1数据选择器数据选择器74151组成如图所示组成如图所示的逻辑电路。的逻辑电路。X2X1X0及及Z2Z1Z0为两个三位二进制数。试分析为两个三位二进制数。试分析电路的逻辑功能。电路的逻辑功能。Y01Y2Y3Y4Y5Y6Y7Y0A

16、AA12G1G2B7413810D0D1D2D3D4D5D6D774151G2AA1A2A0YX1X2X0Z1Z2Z0G 试用试用8选选1数据选择器数据选择器74151和门电路设和门电路设计一个四位二进制码奇偶校验器。要求计一个四位二进制码奇偶校验器。要求当输入的四位二进制码中有奇数个当输入的四位二进制码中有奇数个1时，时，输出为输出为1，否则为，否则为0。 解解 设四位二进制码设四位二进制码ABCD为输入逻辑为输入逻辑变量，校验结果变量，校验结果L为输出逻辑变量。所对为输出逻辑变量。所对应的奇偶校验器的逻辑关系真值表。应的奇偶校验器的逻辑关系真值表。A B C DL0 0 0 00 0 0

17、10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1011010011001011041326D7YA0DA ALYDCDDDDBA01G5D741512D基本要求基本要求1.熟练掌握各类触发器的逻辑功能（功能表、特性方熟练掌握各类触发器的逻辑功能（功能表、特性方程、状态转换图、驱动表）。程、状态转换图、驱动表）。2. 熟练掌握各种不同结构的触发器的触发特点，并能熟练掌握各种不同结构的触发器的触发特点，并能够熟练画出工作波形。够熟练画出工作波形。3.

18、熟悉触发器的主要参数。熟悉触发器的主要参数。4.熟悉各类触发器间的相互转换。熟悉各类触发器间的相互转换。5.了解各类触发器的结构和工作原理。了解各类触发器的结构和工作原理。 1 写出图示各电路的状态方程。写出图示各电路的状态方程。 2 触发器的状态转换图如图所示，写出该触发器的特性方触发器的状态转换图如图所示，写出该触发器的特性方程，如用程，如用JK触发器实现同样的功能，写出相应的逻辑关系表达触发器实现同样的功能，写出相应的逻辑关系表达式，并画出电路图。式，并画出电路图。 第五章第五章 时序逻辑电路时序逻辑电路基本要求基本要求1.正确理解以下基本概念：组合逻辑电路、时序逻正确理解以下基本概念：

19、组合逻辑电路、时序逻辑电路、同步和异步、计数和分频。辑电路、同步和异步、计数和分频。2.熟练掌握二进制、十进制计数器的工作原理、逻熟练掌握二进制、十进制计数器的工作原理、逻辑功能；二进制计数器的设计方法。辑功能；二进制计数器的设计方法。3. 了解时序逻辑电路的分析方法和设计方法。了解时序逻辑电路的分析方法和设计方法。时序逻辑电路时序逻辑电路分析分析的一般步骤的一般步骤: :1.1.观察电路的结构，观察电路的结构，确定电路是同步时序逻辑电路还是确定电路是同步时序逻辑电路还是异步时序逻辑电路，是米里型电路还是莫尔型电路。异步时序逻辑电路，是米里型电路还是莫尔型电路。.确定电路的逻辑功能确定电路的逻

20、辑功能.3.列出状态转换表或画出状态图和波形图；列出状态转换表或画出状态图和波形图； 2. 根据给定的时序电路图根据给定的时序电路图,写出下列各逻辑方程式：写出下列各逻辑方程式：(1)(1)写出各触发器的时钟方程。写出各触发器的时钟方程。(2)(2)写出时序逻辑电路的输出方程。写出时序逻辑电路的输出方程。(3)(3)写出各触发器的驱动方程。写出各触发器的驱动方程。(4)(4)将各触发器的驱动方程代入其特性方程，求得各触发器的次态方将各触发器的驱动方程代入其特性方程，求得各触发器的次态方程程. . 由由给给定定的的逻逻辑辑功功能能建建立立原原始始状状态态图图和和原原始始状状态态表表 状状态态 化

21、化简简 状状态态 分分配配 选选择择 触触发发器器类类型型 确确定定 激激励励方方程程组组 和和 输输出出方方程程组组 画画出出 逻逻辑辑图图并并检检查查自自启启动动能能力力 同步时序电路的设计过程同步时序电路的设计过程(1) )根据给定的逻辑功能建立原始状态图和原始状态表根据给定的逻辑功能建立原始状态图和原始状态表(2)状态化简状态化简-求出最简状态图求出最简状态图 ；合并等价状态，消去多余状态的过程称为状态化简合并等价状态，消去多余状态的过程称为状态化简等价状态等价状态：在相同的输入下有相同的输出，并转换到同在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。一个次态去

22、的两个状态称为等价状态。明确电路的输入条件和相应的输出要求，分别确定输入变量明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。和输出变量的数目和符号。找出所有可能的状态和状态转换之间的关系。找出所有可能的状态和状态转换之间的关系。根据原始状态图建立原始状态表。根据原始状态图建立原始状态表。(3)状态编码（状态分配）；状态编码（状态分配）；(4)选择触发器的类型选择触发器的类型(6)画出逻辑图并检查自启动能力。画出逻辑图并检查自启动能力。给每个状态赋以二进制代码的过程。给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，根据状态数确定触发器的个数，(5)求出电路

23、的激励方程和输出方程求出电路的激励方程和输出方程 ；（M:状态数状态数;n:触发器的个数）触发器的个数）2n-1M2n 选取编码方案的原则应有利于所选触发器的驱动方选取编码方案的原则应有利于所选触发器的驱动方程及电路输出方程的简化和电路的稳定程及电路输出方程的简化和电路的稳定例例 设计一个串行数据检测器。对它的要求是：连续输入设计一个串行数据检测器。对它的要求是：连续输入3 3个或个或3 3个个以上的以上的1 1时输出为时输出为1,1,其它情况下输出为其它情况下输出为0.0.解：设输入数据为输入变量，用解：设输入数据为输入变量，用X表示；检测结果为输出变量，表示；检测结果为输出变量，用用Y表示

24、，其状态转换表为表示，其状态转换表为0S01S0/0S1/0XYSn/1nSS1S2S3S0/0S2/0S0/0 S0/0S3/1S3/1其中其中S0为没有为没有1输入的以前状态，输入的以前状态，S1为输入一个为输入一个1以后的状态，以后的状态，S2为输入两个为输入两个1以后的状态，以后的状态，S3为连续输入为连续输入3个或个或3个以上个以上1的状态。的状态。由状态表可以看出，由状态表可以看出，S2和和S3为等价状态，可以合并成一个。为等价状态，可以合并成一个。其化简后状态图为由于电路的状态为由于电路的状态为3个，故个，故M3,应应取触发器的数目为取触发器的数目为n2.取取00、01和和10分

25、别对应分别对应S0、S1和和S3,若选定的触发器为若选定的触发器为JK触发器，则其触发器，则其输出端的卡诺图为输出端的卡诺图为000100/001/0X01111000/010/000/010/1nnQQ01/ / YQQnn/2011分开的卡诺图为分开的卡诺图为nQ1nQ000 01111001000011Xn+1Q1nQ1nQ000 01111001000100XnQ1nQ000 0111100001000001Xn+1Q0YS0S1S20/01/01/00/00/0X/Y1/1化简后电路的状态方程为001110110111QQQXQQXQXQQXQQonn可得驱动方程为可得驱动方程为10

26、10101KQXJXKXQJ输出方程为输出方程为1XQY 其对应的逻辑电路如图其对应的逻辑电路如图5.4.3所示所示1JC11KQQ1JC11KQQ1CPXY图5.4.3 例5.4.2的逻辑电路其状态转换图为0001100/01/01/00/00/0X/Y1/1110/01/101QQ由状态转换图可知，此电路可以由状态转换图可知，此电路可以自启动。自启动。时序逻辑电路的自启动设计时序逻辑电路的自启动设计 前一节的时序电路设计中，电路的自启动检查是在最后一步进前一节的时序电路设计中，电路的自启动检查是在最后一步进行的，如果不能自启动，还要返回来从新修改设计。如果在设计过行的，如果不能自启动，还要

27、返回来从新修改设计。如果在设计过程中能够考虑自启动的问题，就可以省略检查自启动这一步骤了。程中能够考虑自启动的问题，就可以省略检查自启动这一步骤了。例例 设计一七进制计数器，要求它能够自启动。已知该计数器的状态设计一七进制计数器，要求它能够自启动。已知该计数器的状态转换图及状态编码如图转换图及状态编码如图5.4.4所示。所示。001100010101110111011/0/0/0/0/0/0/1321QQQ/C5.4.4 例5.4.4的状态转换图解：解： 由所给的状态图得出电由所给的状态图得出电路次态的卡诺图为路次态的卡诺图为nQ10001111001101100001010011nnQQ32

28、111110n+1Q1n+1Q2n+1Q3各个输出端的卡诺图为nQ100 011110010110110n+1Q100 011110010001111nQ100 01111000011010011nQ2nQ3n+1Q2n+1Q3nQ1nQ2nQ3nQ3nQ2则输出端的状态方程为则输出端的状态方程为21311232323211QQQQQQQQQQQnnn由于进位信号是在由于进位信号是在011状态译出，故输出方程为状态译出，故输出方程为321QQQC 注意： 在上述合并在上述合并1中，如果将中，如果将项圈入，则当作项圈入，则当作1处理；否则作处理；否则作0处处理。这就是无形中给无效状态（理。这就是

29、无形中给无效状态（）指定了次态。如果想电路自启）指定了次态。如果想电路自启动，必须是无效状态的次态应改为有效状态。动，必须是无效状态的次态应改为有效状态。 前面所得的电路状态方程都是没包含前面所得的电路状态方程都是没包含，也就是将它取成，也就是将它取成000,仍是无效状态，电路则不会自启动。如果将仍是无效状态，电路则不会自启动。如果将取成有效状态取成有效状态则电路就会自启动。若修改则电路就会自启动。若修改Q2n1的卡诺图如下的卡诺图如下00 011110010001111n+1Q2nQ1nQ2nQ3那么电路的状态方程改为那么电路的状态方程改为2133211232323211QQQQQQQQQQ

30、QQQnnn 若由若由JK触发器构成，则应将上述状态方程改写成触发器构成，则应将上述状态方程改写成JK触发器触发器特性方程的标准形式，即特性方程的标准形式，即则驱动方程为323233213212313222132112132132113232323211)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQnnn23231231312321321QKQJQKQQQQJQQKQQJ 根据驱动方程和输出方程可画出七进制计数器的逻辑电路如图根据驱动方程和输出方程可画出七进制计数器的逻辑电路如图5.4.5所示。所示。它的状态转换图为1JC11KQQ1JC11KQ

31、Q1JC11KQQ=11CCP图5.4.5 例5.4.4的逻辑电路图001100010101110111011/0/0/0/0/0/0/1321QQQ/C000/0故电路可以自启动。故电路可以自启动。注：修改输出端逻辑式注：修改输出端逻辑式时，也可以修改其它两时，也可以修改其它两端，这视得到的状态方端，这视得到的状态方程最简而定。程最简而定。注意：在无效状态不止一个的情况下，为保证电注意：在无效状态不止一个的情况下，为保证电路能够自启动，必须使每个无效状态都能直接或路能够自启动，必须使每个无效状态都能直接或间接地转为某一有效状态。间接地转为某一有效状态。 第五章第五章 时序逻辑电路时序逻辑电路

32、基本要求基本要求1. 熟悉常用中规模集成计数器的逻辑功能及应用。熟悉常用中规模集成计数器的逻辑功能及应用。2. 熟练掌握计数器的分析方法。熟练掌握计数器的分析方法。3. 熟悉寄存器的工作原理、逻辑功能。熟悉寄存器的工作原理、逻辑功能。带引脚名的逻辑符号带引脚名的逻辑符号带引脚名的逻辑符号带引脚名的逻辑符号带引脚名的逻辑符号带引脚名的逻辑符号3Q0101000110111Q0100Q1Q1000210010110用用RCO端来实现端来实现完整状态转换图完整状态转换图 试分别用以下方法设计一个七进制计数器：试分别用以下方法设计一个七进制计数器：（1）利用）利用74290的异步清零功能；（的异步清零

33、功能；（2）利用）利用74163的同步清零的同步清零功能；（功能；（3）利用）利用74161的同步置数功能。的同步置数功能。 Q1203QQQ74290RRR9R900 （2）（1）（1）（2）CP1CP220Q1QQQ30计数脉冲 试分别用以下方法设计一个七进制计数器：试分别用以下方法设计一个七进制计数器：（1）利用）利用74290的异步清零功能；（的异步清零功能；（2）利用）利用74163的同步清零的同步清零功能；（功能；（3）利用）利用74161的同步置数功能。的同步置数功能。 DDR03DCP74163ET1Q31EPD0RCOQQ2L1Q2Q2DQ301Q1DQ计数脉冲 试分别用以下

34、方法设计一个七进制计数器：试分别用以下方法设计一个七进制计数器：（1）利用）利用74290的异步清零功能；（的异步清零功能；（2）利用）利用74163的同步清零的同步清零功能；（功能；（3）利用）利用74161的同步置数功能。的同步置数功能。 EPD13D21计数脉冲QDQ10QCP3Q1DQ22ET3Q QRCO7416301Q0RLDD0 0 0 074161试分别用以下方法设计一个试分别用以下方法设计一个82进制计数器：进制计数器：（1）利用）利用74290的异步清零功能；（的异步清零功能；（2）利用）利用74160的异步清零的异步清零功能；（功能；（3）利用）利用74160的同步置数功

35、能。的同步置数功能。 1QQ3Q02Q74290RR9RR900 （ 2）（ 1）（ 1）（ 2）CP12CPQ1QQ023Q0计数脉冲1QQ3Q02Q74290RR9RR900 （ 2）（ 1）（ 1）（ 2）CP12CPQ1QQ023Q0试分别用以下方法设计一个试分别用以下方法设计一个82进制计数器：进制计数器：（1）利用）利用74290的异步清零功能；（的异步清零功能；（2）利用）利用74160的异步清零的异步清零功能；（功能；（3）利用）利用74160的同步置数功能。的同步置数功能。 3DQQQQ31DEPDD74160RCO1QDQLL210QCPQQ1DD1DQEPQ1ET00D0

36、2RD741601QD33QRCO计数脉冲12CP2Q32QD0ET0Q213R试分别用以下方法设计一个试分别用以下方法设计一个82进制计数器：进制计数器：（1）利用）利用74290的异步清零功能；（的异步清零功能；（2）利用）利用74160的异步清零的异步清零功能；（功能；（3）利用）利用74160的同步置数功能。的同步置数功能。 Q1Q3Q23EPQ74160310D3QQ计数脉冲QCP2D1RCO1RCOQ7416002DETD102DDQEP3QETQQ10Q1Q1D2032CPQ01DQLDRD00DRDL第六章第六章 脉冲波形的产生与整形脉冲波形的产生与整形基本要求基本要求1.熟练

37、掌握熟练掌握555定时器的结构及功能。定时器的结构及功能。2.熟练掌握熟练掌握555定时器构成的三种基本脉冲电路定时器构成的三种基本脉冲电路（单稳态触发器、多谐振荡器、施密特触发器）（单稳态触发器、多谐振荡器、施密特触发器）的结构、工作原理、主要参数的计算。会分析的结构、工作原理、主要参数的计算。会分析555定时器应用电路的工作原理。定时器应用电路的工作原理。CC&1RSTG5k5k5k12VRvvvCCDICI1I2OOv,(1)(7)(2)(6)(5)(8)(4)(3)电源复位v阈值输入控制电压触发输入放电端 VCC vC vO 0.01 F C 8 4 555 7 6 2 3 5 1 R1R2（3）电路振荡周期）电路振荡周期T T=T1+