4-5-三-数据选择器比较器全加器

1、组合逻辑电路功能之二数据选择器比较器全加器数据选择器与数据分配器4数据分配器数据分配器(Demultiplexer) 将将一路数据一路数据分配到分配到多路单元多路单元中去的逻辑电路中去的逻辑电路称为称为“数据分配器数据分配器”，或称，或称“多路解调器多路解调器”、“多路器多路器”。数据分配器相当于一个单刀多掷开关。数据分配器相当于一个单刀多掷开关。4 4路数据分配器的功能图路数据分配器的功能图数据选择器4数据选择器数据选择器(Multiplexer) 从从多路数据多路数据中选择中选择某一路数据某一路数据输出的逻辑电输出的逻辑电路称为路称为“数据选择器数据选择器”，简称，简称MUX，或称，或称“

2、多路多路调制器调制器”、“多路开关多路开关”。MUX有有2选选1、4选选1、8选选1、16选选1等。进行扩展可得到等。进行扩展可得到32选选1、64选选1等等选择器。选择器。数据选择器A0A1D3D2D1D0W地址信号地址信号输入信号输入信号输出信号输出信号数据选择数据选择器类似一器类似一个多掷开个多掷开关。选择关。选择哪一路信哪一路信号由相应号由相应的一组地的一组地址信号控址信号控制。制。4 4 选选1 1数据选择器的功能图数据选择器的功能图 数据选择器选择端选择端(地地址信号址信号)输入数据输入数据输出数据输出数据使能端使能端逻辑逻辑关系关系输入输入控制端控制端输入数据：输入数据：D1 D

3、0 ; D3 D2 D1 D0 ; D7 D6 D5 D4D3 D2 D1D0 ；使能端使能端 E :选择端选择端2选选1：A08选选1：A2 A1 A04选选1：A1 A0输出：输出： Y =Di 。（输入地址代码）（输入地址代码）控制芯片的工作情况控制芯片的工作情况AmA0D0D1DnYE数据选择器的应用4 作数据选择，实现多路信号分时传送；作数据选择，实现多路信号分时传送；4 级联扩展；级联扩展；4 实现组合逻辑函数；实现组合逻辑函数； 4 在数据传输时实现并在数据传输时实现并串转换；串转换； 4 产生序列信号。产生序列信号。4选1数据选择器 74LS153逻辑图功能表选择端使能端数据输

4、入端真值表可查看P95表3-17,思考实验74151的功能验证,并写出真值表? 8选1数据选择器75LS151真值表数据选择器应用设计逻辑电路GA1A0Y1XX0000D0001D1010D2011D3功能表010110210310001122332100YniiiD A AD A AD A AD A AD mD mD mD mYD m当G时，一般一般D Di i可以当做一个变量处理：可以当做一个变量处理：可以取原变量；反变量；可以取原变量；反变量；0 0；1 1。（D Di=1i=1时，对应的最小项在式中出现）时，对应的最小项在式中出现）（1 1）确定应该选用的数据选择器：）确定应该选用的数

5、据选择器：; knn n：地址变量个数：地址变量个数k k：函数的变量个数：函数的变量个数）（或或1 kn（2 2）将逻辑函数化为标准）将逻辑函数化为标准“与或与或” 式（最小项之和的形式）式（最小项之和的形式）（3 3）写出数据选择器的输出函数表达式）写出数据选择器的输出函数表达式（4 4）对照比较，确定选择器各个输入变量的表达式）对照比较，确定选择器各个输入变量的表达式（5 5）画出连线图）画出连线图地址输入端：地址输入端：? iA数据输入端：数据输入端：? iD表表达达式式对对照照法法例例1： 利用四选一选择器实现如下逻辑函数。利用四选一选择器实现如下逻辑函数。FABCABCABCBC与

6、四选一选择器输出的逻辑式比较与四选一选择器输出的逻辑式比较可以令：可以令：0CA1BA02DDAAD 2变换变换13D()()()1 ()FA BCA BCA BCBCCBF接线图一接线图一0AC 1AB 02DDAAD 113DA“1”D0D1D2D3A0A1YSY=BA+BA?思考：若例子讲解P97页例3-12和例3-134思考:41.用数据选择器实现逻辑函数的组合电路的过程;42.例3-13如何用4选1的选择器实现?例1如何用8选1数据选择器实现?数据选择器应用扩展（2种方法）(1) (1) 利用选通利用选通( (使能使能) )端来扩展端来扩展例例2 2：双：双(2(2位位)4)4选选1

7、 1扩展为扩展为8 8选选1 1。(1) 利用选通利用选通(使能使能)端来扩展端来扩展分析：当分析：当A2A1A0=000011时：时： 在此范围内，在此范围内，A2=0。 因为因为 ，故第，故第2组禁止组禁止工作，无输出，工作，无输出，2Y=0。221SA4个个4选选1扩为扩为16选选1()A0A1SD0D1D2D3()A0A1SD4D5D6D7()A0A1SD8D9D10D11()A0A1SD12D13D14D15Y0Y1Y2Y3二变量译码器A0A1A2A31Y1Y2Y3Y4Y为什么？请列出为什么？请列出A2A3和和1S2S3S4S对应关系分析对应关系分析提示：2-4线译码器真值表 例如，

8、4选1扩为8选1。可以将2片4选1作电路的输入级，并共用低2位地址码A1A0，1片2选1作输出级，其地址变量作为高位地址码A2。必须指出的是，高位地址码应在输出级。(2) 不利用选通端的扩展。不利用选通端的扩展。图 4选1扩为8选1 电路的工作原理简述如下：电路的工作原理简述如下： 低低2位的地址码位的地址码A1A0取值在取值在0011的范围内，的范围内，2片片4选选1同时同时各从各从D0D3及及D4D7中选择相应的中选择相应的1路数据传输到输出端路数据传输到输出端Y1及及Y2上。上。 当当A2A1A0=000011时：时： 因为高位地址码因为高位地址码A2=0，所以，这时选中，所以，这时选中

9、2选选1中的中的D0(即即4选选1的的Y1)数据输出，也即选中数据输出，也即选中D0D3中的某路数据输出。中的某路数据输出。 当当A2A1A0=100111时：时： 因为因为A2=1，所以，这时选中，所以，这时选中2选选1中的中的D1(即即4选选1的的Y2)数据数据输出，也即选中输出，也即选中D4D7中的某路数据输出。中的某路数据输出。可用真值表来理解（可用真值表来理解（p95表表3-17）,请列出真值表。请列出真值表。同理，可用同理，可用5片片4选选1连接后扩为连接后扩为16选选1，请同学们自行分析要，请同学们自行分析要求扩充的输入端更多时，例如求扩充的输入端更多时，例如4选选1扩为扩为32

10、选选1，或，或64选选1，甚至更多时，则显然能显示出用译码器作片选功能的优越甚至更多时，则显然能显示出用译码器作片选功能的优越性。性。8选1数据选择器 74LS151选择端使能端数据输入端输出端逻辑图功能表当S=0时，210011770210011770=DD.D= DD.DnniiiiiiYD mmmmYD mmmm8/1数据选择器应用设计逻辑电路4例例4试用八选一电路实现三变量多数表决电路。试用八选一电路实现三变量多数表决电路。 解：假设三变量为解：假设三变量为A、B、C，表决结果为，表决结果为F，则，则真值表如表所示。真值表如表所示。真值表A B CF0 0 000 0 100 1 00

11、0 1 111 0 001 0 111 1 011 1 117653),(mmmmCBAF7653),(mmmmCBAF则D3 = D5 =D6 =D7 =1D0 = D1 =D2 =D4 =0S0 FY练习题：41、用74LS153实现一位全加器42、设计一个用3个开关控制灯的逻辑电路， 要求任一个开关都能控制灯的由亮到灭或由灭到亮。43 、 由8选1数据选择器74HC151实现ABCCBACABAY用用n位输入的数据选择器，可以产生位输入的数据选择器，可以产生任何一种输入变量数不大于任何一种输入变量数不大于n+1的组的组合逻辑函数。合逻辑函数。设计时采用函数式对照法。设计时采用函数式对照法

12、。地址端地址端作为输入端，数据输入端可以综合作为输入端，数据输入端可以综合为一个输入端。为一个输入端。8/1数据选择器 应用扩展4例：用2片74LS151实现16选1数据选择器74LS151实现16选1数据选择器74LS151实现16选1数据选择器8/1数据选择器 应用并入串出例、用例、用1 1位位8 8选选1M1MU UX X来产生周期性的二进制来产生周期性的二进制序列信号：序列信号：0110100101101001。电路图8/1数据选择器 应用并入串出4例：用数据选择器2片74LS153（4选1）、译码芯片74LS247（4-7段译码器）和数码器管，使电路在任意时刻现实“2”、“0”、“1

13、”、“2”四个数字。电路图数值比较器原理41位数值比较器：数值比较器原理42位数值比较器4多位多位2 2进制数进行比较时，如果高位已经比较出进制数进行比较时，如果高位已经比较出“”或或“”，则可直接比较出结果，否则则应进一步比较低位。，则可直接比较出结果，否则则应进一步比较低位。集成数字比较器74LS8544位数值比较器74LS85集成数字比较器74LS85电路符号4位二进制数比较时扩展输入如何处理74LS85使用扩展4例：用74LS85实现8位二进制数值比较串联方式串联方式74LS85使用扩展4例：用74LS85实现20位二进制数值比较并联方式并联方式加法器半加器4半加器（半加器（Half

14、Adder）：指进行两个加数的加法运算，而不考虑低位进位。(Find error?)加法器全加器4全加器（全加器（Full Adder）：）：能进行加数、被加数以及低位的进位信号的加法运算。1位全加器74LS183进位输入进位输入进位输出进位输出和输出和输出加法器串行进位加法器 两个多位二进制数相加，必须利用全加器，两个多位二进制数相加，必须利用全加器，1 1位二进制数相加用位二进制数相加用1 1个全加器，个全加器，n n 位二进制数位二进制数相加用相加用n n个全加器。只要将低位的进位输出接个全加器。只要将低位的进位输出接到高位的进位输入。到高位的进位输入。加法器串行进位加法器4例：4位串行

15、进位加法器加法器串行进位加法器4例：试用74183实现2位串行进位的全加器 用74LS153(双4选1数据选择器)实现1位全加器一位全加器一位全加器 全加器表达式，列出真值表：全加器表达式，列出真值表：74LS15310D11D12D13D20D21D22D23D1A0A1W2WABEF1C“1”【例例3】设计一个用设计一个用3个开关控制灯的逻个开关控制灯的逻辑电路，要求任一个开关都能控制灯的辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。由亮到灭或由灭到亮。A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 01101001最

16、小项 m0m1m2m3m4m5m6m77421mmmmYCABCBACBACBAABCCBACBACBA)()()()( CDDCDDBAAA 213001，则则，令令D0D1D2D3A0A1YS1537421HCBAY“1”CCDDCDDBAAA 213001，则则，令令 由由8选选1数据选择器数据选择器74HC151实现实现 先将所给逻辑函数写成最小项之和形式，即先将所给逻辑函数写成最小项之和形式，即ABCCABCBACBABCACBACBACBAABCCBACBACABCBACBAABCCBABBCACCBAABCCBACABAY11110001)()(ABCCBACABAY8选选1数据选择器数据选择器74HC151的输出端逻辑式为的输出端逻辑式为7012601250120123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAYAB