数电试题库试卷1.doc

1、1将二进制数化为等值的十进制和十六进制：(1100101)2=(101)10 =(65)162写出下列二进制数的原码和补码：(-1011)2=( 11011)原 =(10101)补3输出低电平有效的3 线 8 线译码器的输入为110 时,其 8 个输出端Y7 Y0 的电平依次为10111111。4写出 J、K 触发器的特性方程：Q *JQ KQ；5. TTL 集电极开路门必须外接 _上拉电阻 _才能正常工作。1余 3 码 10001000 对应的 8421 码为（ A）。A01010101B.10000101C.10111011D.111010112. 使逻辑函数 F(AB)( BC)( AC

2、) 为 0的逻辑变量组合为 ( D)A. ABC=000B. ABC=010C. ABC=011D. ABC=1103标准或 - 与式是由（ C）构成的逻辑表达式。A与项相或B.最小项相或C.最大项相与D.或项相与4. 由或非门构成的基本R、触发器，则其输入端R、S 应满足的约束条件为（B）。 . R+S=. RS= . R+S= .RS=5一个 8 选一数据选择器的地址输入端有（C）个。A.1B.2C.3D.86RAM的地址线为 16 条，字长为 32，则此 RAM的容量为（D）。A 1632 位B. 16K32 位C. 32K32 位D.64K 32 位7要使 JK 触发器在时钟作用下的次

3、态与现态相反，JK 端取值应为（ D ）。AJK=00B. JK=01C. JK=10D. JK=118.用个触发器可以记忆（D）种不同状态A8B16C 128D2569. 多谐振荡器可以产生下列哪种波形 ( B )A. 正弦波 B. 矩形脉冲 C. 三角波 D. 锯齿波10输出在每个时钟周期翻转一次的触发器是（A）。A. T 触发器B. T触发器C. D触发器D. JK触发器11. 对于 CMOS的与非门，若其一个输入端不用时，最好应该如何处理？（C）A. 接地B.悬空C.通过电阻接电源D.以上都可12. 当 TTL 与非门的输入端悬空时相当于输入为 ( B )A. 逻辑 0B.逻辑 1C.

4、不确定D.0.5V13. 在下列电路中 , 只有 ( C ) 属于组合逻辑电路 .A. 触发器 B. 计数器 C. 数据选择器 D. 寄存器 .14.数码管的每个显示线段是由(B)构成的 .A. 灯丝B.发光二极管C.发光三极管D.熔丝 .15逻辑函数 F=A B 和 G=A B 满足关系（A）。A. F=G B. F=G+1C. F=G D. F=G16下列四种类型的逻辑门中，可以用（D）实现三种基本运算。A. 与门B.或门C. 非门D.与非门17 逻辑函数F(A,B,C)=m(1,2,3,6);G(A,B,C)=m(0,2,3,4,5,7)则 F和 G相“与”的结果是（A）。Am2+m3B

5、 1C A+BDA+B18. 某移位寄存器的时钟脉冲频率为 100KHZ ，欲将存放在该寄存器中的数左移4 位，完成该操作需要（B）时间。A.10sB.40sC.100sD.400ms19 将 D 触发器改造成 T 触发器，图 1 所示电路中的虚线框内应是 （ D）。A.20 8或非门B.与非门位 DAC 转换器，设转换系数C.异或门k=0.05,数字D.同或门01000001 转换后的电压值为（B）V。.0.05B.3.25C.6.45D. 0.41.( 93.75)10=( 5D.C)162. 写出函数 F=A+(BC+(CD) )的反函数 F=AC+(AD) 。4. 对共阳接法的发光二极

6、管数码显示器， 应采用 _低 _电平驱动的七段显示译码器。5输出低电平有效的二十进制译码器的输入为0110 时,其输出端 Y Y90的电平为1110111111。7. 一个时序电路，在时钟作用下 ,状态变化是000-010-011-001-101-110-010-011-001-101-110-010-011 .，作为计数器，为_5_进制计数器 ,还有 _2_个偏离状态。8. A/D 转换过程是通过取样、保持、 _量化 _、编码四个步骤完成的。9. 在 256 4 位 RAM 中，每个地址有 _4_个存储单元。1只有当决定一件事的几个条件全部不具备时，这件事才不会发生，这种逻辑关系为 ( C)

7、。A. 与B.与非C.或D.或非2与函数ABACBC 相等的表达式为（C）。AABACBABBCCABCDACBC3扇出系数是指逻辑门电路(C)。A. 输入电压与输入电压之间的关系数B. 输出电压与输入电流之间的关系数C. 输出端带同类门的个数D. 输入端数4TTL与非门多余端的处理,不能将它们(D)。A.与有用输入端连在一起B.悬空C.接正电源D.接地5一个8 选一数据选择器的地址输入端有（C）个。A.1B.2C.3D.86为实现将JK触发器转换为D 触发器，应使（A）。A. J=D， K=DB. K=D ， J=DC. J=K=DD. J=K=D 7同步时序电路和异步时序电路的差异在于后者

8、(B)A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8四级移位寄存器,现态为0111，经右移一位后其次态为（A）。A.0011 或者1011B.1111 或者1110C.1011 或者1110D.0011 或者11119为把50HZ正弦波变换成周期性矩形波,应选用 (A)。A. 施密特触发器B.单稳态触发器C. 多谐振荡器D.译码器10要构成容量为1K8的RAM ，需要（A）片容量为2564 的RAM 。A.8B.4C.64D.321如果采用二进制代码为 200 份文件顺序编码，最少需用8位。2和二进制数（ 1010.01） 2 等值的十进制数为10.25。3

9、二进制数（ +0000110）2的原码为00000110、反码为00000110补码为 00000110。4逻辑函数式 A 0 的值为A。5逻辑函数式 Y = ABC+ AC的最小项之和的形式为+ B CABC+A BC+AB C+AB C+ABC 。6.组合逻辑电路的特点是任何时刻的输出只由当时的输入决定，与电路的其它状态无关。7若存储器的容量为512K8 位，则地址代码应取19位。8D/A转换器的主要技术指标是转换精度和转换速度。1逻辑代数中的三种基本运算指（C）。(a) 加、减运算 (b) 乘、除运算 (c) 与、或、非运算 (d) 优先级运算2若两个逻辑式相等，则它们的对偶式（D）。(

10、a)不一定相等(b)可能为 0(c)可能为 1(d)一定相等3. 正逻辑的高电平表示为（ B ）。(a) 0(b)1(c)原变量(d)反变量4三态门电路的输出可以为高电平、低电平及（C(a)0(b)1(c)高阻态(d)5随着计数脉冲的不断输入而作递增计数的计数器称为（）。导通状态A）。(a)加法计数器(b)减法计数器(c)可逆计数器(d)加 / 减计数器一、填空题（每空1 分，共 20 分）：1寻址容量为2K 8 的 RAM需要11根地址线。2 （ -42 ） 10 的反码为 11010101；（ +42） 10 的补码为00101010。（用 8 位二进制表示）3图（1）为 8 线-3 线优

11、先编码器，优先权最高的是I 7，当同时输入I 3 、 I 1 时，输出 Y2Y1Y0 = 100。4一个 8 位 D/A 转换器的最小输出电压增量为0.02V，当输入代码为 10000111时，输出电压为 2.7V。5Y= AB AC ：在B=C=1条件下，可能存在0型冒险。6 （84） 10） 2（54） 16= （ 1010100=（ 10000100）8421BCD 码7A1 = A ；A0 = A。8对 n 个变量来说，最小项共有 2N个；所有的最小项之和恒为1。9用 TTL 门电路驱动 CMOS 门电路必须考虑电压是否匹配问题。10已知施密特触发器的电压传输特性曲线如图（2）所示：图

12、（ 1）图（ 2）则该施密特触发器的 UT+= 7V、T-、T=U=3VU4V；是同相（同相还是反相）施密特触发器。二、判断题（对的打，错的打；每小题1 分，共 10 分）：（ 0 ）1、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。（ 1 ）2、转换精度和转换速度是衡量 ADC 和 DAC 性能优劣的主要标志。（ 0 ）3、把一个 5进制计数器与一个 10 进制计数器级联可得到 15进制计数器。（ 1 ）4、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。（ 0 ）5、若逐次逼近型 ADC 的输出为 8 位，设时钟脉冲频率为 1MHz ，则完成一次转换操作需要 8us。

13、（ 1 ）6、施密特触发器的回差越大，电路的抗干扰能力超强，但电路的触发灵敏度将越低。（ 0 ）7、数值比较器、寄存器都是组合逻辑电路。（ 0 ）8、若 TTL 门电路和 CMOS 门电路的电源电压都为 5V，则它们的输出电压幅度也相等。（ 1 ）9、双积分 ADC 具有抗干扰能力强、稳定性好，但转换速度慢的特点。（ 0）10、单稳态触发器的分辨时间Td，由外加触发脉冲决定。1若将一个JK 触发器变成一位二进制计数器，则（4）。（ 1）J=K=0（2）J=0、K=1（3）J=1、 K=0（4）J=K=12有一组合逻辑电路，包含 7个输入变量，7个输出函数，用一个 PROM实现时应采用的规格是（

14、3） 。(1)64 8(2)2 56 4(3 ) 2568(4 ) 1024 83在异步六进制加法计数器中，若输入CP 脉冲的频率为 36kHz，则进位输出 CO 的频率为（3）。（ 1）18kHz（ 2） 9kHz（3）6kHz（4）4kHz4要 构 成 容 量 为 1K8 的 RAM，需要（ 2）片容量为 2564 的 RAM。（1）4（2）8（3）16（4）325若某模拟输入信号含有200Hz、600Hz、1KHz 、3KHz 等频率的信号，则该 ADC 电路的采样频率应大于等于（4）。（ 1）400Hz（2）1.2KHz（3）2KHz（4）6KHz6N个触发器可以构成能寄存（ 2）位二

15、进制数码的寄存器 。(4)2N(1) N-1(2) N(3) N+17时钟为 1MHz 的移位寄存器，串行输入数据经8us 后到达串行输出端，则该寄存器的位数为（2）。（ 1）3（2）4（3）5（4）68若接通电源后能自动产生周期性的矩形脉冲信号，则可选择（ 3）。（ 1）施密特触发器2）单稳态触发器（3）多谐振荡器（4）T触发器9一个四位二进制加法计数器的起始值为0110，经过 30 个时钟脉冲作用之后的值为（1）。（ 1）0100（ 2） 0101（3）0110（4）011110正逻辑的“ 0”表示（ 4 ）。（1） 0 V（2）+5 V（3）高电平（4）低电平二、填空题（每空1 分，共

16、20 分）：1石英晶体多谐振荡器的振荡频率为：石英晶体的固有谐振频率2（46） =（101110） = （2E） =10216（ 1000110） 8421BCD 码3图（1）为 8 线-3线优先编码器，优先权最高的是 I7，当同时输入I5、I3时，输出 Y2 Y1Y0 =010。4 用 CMOS 门电路驱动 TTL门电路必须考虑电流是否匹配问题。5一个双输入端的 TTL 与非门和一个双输入端的 CMOS与非门，它们的输入端均是一端接高电平，另一端通过一个10k的电阻接地，则 TTL 与非门输出为低电平， CMOS与非门输出为高电平。6 （ +35） 10 的反码为00100011；（ -35

17、 ） 10的补码为11011101。（用 8 位二进制表示）7Y= ( AB)( AC ) ：在 B=C=0条件下，可能存在1型冒险。10已知施密特触发器的电压传输特性曲线如图（2）所示：图（ 1）图（ 2）则该施密特触发器的UT+=6V、UT-=2V、UT=4V；是反相（同相还是反相）施密特触发器。三、判断题（对的打，错的打；每小题1 分，共 10 分）：（ 1 ） 1、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（ 0 ）2、单稳态触发器的输出脉宽是指暂稳态的持续时间，它由外加触发脉冲决定。（ 0 ）3、门电路的噪声容限越小，抗干扰能力越强。（ 0 ）4、共阴接法发光二极

18、管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。（ 1 ）5、双积分 ADC 具有抗干扰能力强、稳定性好，但转换速度慢的特点。（ 0 ）6、寻 址 容 量 为 8K 4 的 RAM需要 10 根地址线。（ 1 ）7、格雷码具有任何相邻码只有一位码元不同的特性。（ 1 ）8、转换精度和转换速度是衡量 ADC 和 DAC 性能优劣的主要标志。（ 1 ）9、若逐次逼近型 ADC 的输出为 8 位，设时钟脉冲频率为 1MHz ，则完成一次转换操作需要10us。（ 0）10、存放 CMOS 电路的容器可以是任意材料制成的。1组合逻辑电路输入端信号同时向相反方向变化时，其输出端（ 1）一定输出尖

19、峰脉冲（2） 有可能输出尖峰脉冲（ 3）尖峰脉冲不可以控制（4） 都不是2三极管作为开关使用时主要工作在（4）。2）。（ 1）饱和区、放大区（2） 击穿区、截止区（ 3）放大区、击穿区（4） 饱和区、截止区3某 ADC 电路的全量程为 10V ，为了获得分辨率为10mV，则该电路的输入数字量至少为（ 4）位。（1）7（2）8（3）9（4）104利用 PAL 产生一组有 4个输入变量， 3 个输出的组合逻辑函数，每个函数所包含与项的最大数是6个，则所选 PAL 的输入端数， 与项数，以及输出端数是（ 3）。（1）8，18，3（2）4，18，3（3）4，6，3（4）8，6，35. 组合逻辑电路与时

20、序逻辑电路的主要区别是1。（ 1） 任意时刻的输出信号与前一时刻的电路状态是否有关（2）是否包含门电路（ 3）输入与输出信号的个数（4）包含门电路的数量6要 构 成 容 量为 4K8 的 RAM，需要 3片容量为 1K2 的 RAM。（1）4（2）8（3）16（4）327若输入 CP 脉冲的频率为 10kHz，通过某计数器后输出信号的频率为1kHz；则该计数器的模为（3）。（1）4（2）8（3）10（4）128. 逻辑函数 F(A,B,C) = B + AC 的最小项之和标准表达式为（ 1）。（1）F=(1,2,3,6,7)（2）F=(1,2,4,6,7)（3）F=(1,2,5,6,7)（4）

21、F=(1,2,4,5,7)9时钟为 1MHz 的移位寄存器，串行输入数据经8us 后到达并行输出端，则该寄存器的位数为（3）。（1）4（2）6（3）8（4）1010当 T触发器 T=1时,触发器具有2功 能 。（1）保持（2）计数（3）禁止（4）预置位一、填空题（每空1 分，共 10 分）1、（ 1011.101） =（ 11.625）10=（ BA） 。2162、已知函数F AB，则 F的与非-与非表达式为（(AB)(AB)），与或非表达式为（ (A B)(A B )）。4、OC 门工作时的条件是（外接电源和上拉电阻）。5、对于 JK 触发器，若 JK ，则可构成（ T）触发器；若 J K

22、，则可构成（ D）触发器。二、选择题（每题2 分，共 30 分）（1-10 为单项选择题）1、函数 AB与AB （C）A 、互为反函数B、互为对偶式C、相等D、以上都不对2、硅二极管导通和截止的条件是（C）A、 V 0.7VV 0.5VB、V 0.5V 0.7VC、V0.7VV0.7VD、V0.5VV0.5V3、标准与或式是由（ D）构成的逻辑表达式A 、最大项之和B、最小项之积C、最大项之积D、最小项之和4、为实现 F=ABCD ，下列电路接法正确的是（B）ABCD5、下列电路中属于组合逻辑电路的是（C）A 、触发器B、计数器C、数据选择器D、寄存器6、 RS 触发器的约束条件是（ A）A

23、、RS=0B、R+S=1C、RS=1D、 R+S=07、用触发器设计一个17 进制的计数器所需触发器的数目是（D）A、2B、3C、4D、58、多谐振荡器可产生的波形是（B）A 、正弦波B、矩形脉冲C、三角波D、锯齿波9、要构成容量为4Kx8的 RAM ，需容量为256x4 的RAM （C）A、2 个B、4 个C、32 个D、8 个10、下来不属于模数转换步骤的是（C）A 、采样B、保持C、滤波D、编码（11-15 为多项选择题）11、下列说法中不正确的是(BCD)A 、已知逻辑函数A+B=AB ，则 A=BB、已知逻辑函数 A+B=A+C ，则 B=CC、已知逻辑函数AB=AC ，则 B=CD

24、、已知逻辑函数A+B=A ，则 B=112、以下代码中为无权码的是（BC）A 、8421BCD 码B、余三码C、格雷码D、5421 码13、TTL与非门的输入端悬空时相当于输入为（AC）A 、逻辑1B、逻辑0C、高电平D、低电平14、D/A转换器主要的技术指标有（ABD）A 、分辨率B、转换误差C、转换精度D、转换速度15、存储器的扩展方式有（AB）A 、位扩展B、字扩展C、字节扩展D、双字扩展一、填空题（每空1 分，共 10 分）1、（ 12.7） 10=（ 1100.1011） 2（小数点后面取4 位有效数字）=（C.B）162、如图所示的可编程逻辑阵列电路中，Y1=Y1I1I2I3I2

25、I3I4I1I3I4 I1I2I4）， Y2=（I1 I2Y2（）。3、 TS 门输出的三种状态为高电平，低电平，高阻态4、 4、对于 JK 触发器，若 JK ，则构成（ D）触发器，若 JK =1，则构成（ T）触发器。5、若 ROM 具有 10 条地址线和 8 条数据线，则存储容量为（ 8K）位，可以存储（ 1024）字节。二、选择题（每题2 分，共 30 分）（1-10 为单项选择题）1、对TTL门电路，如果输入端悬空则其等效为（A）A 、逻辑1B、逻辑0C、接地D、任意选择2、 n 个变量可以构成（C）个最小项A 、nB、2nC、2nD、2n3、 8 位 DAC转换器，设转换系数k=0

26、.05,数字 01000001 转换后的电压值为（ B）V。A、 0.05B、 3.25C、 6.45D、 0.44、标准与或式是由（D）构成的逻辑表达式A 、最大项之和B、最小项之积C、最大项之积D、最小项之和5、逻辑函数F(A,B,C)= m(1,2,3,6);G(A,B,C)=m(0,2,3,4,5,7)则 F和 G相“与”的结果是（A）。A、m2+m3B 、 1C、 ABD、A+B6、下列电路中属于组合逻辑电路的是（C）A 、触发器B、计数器C、数据选择器D、寄存器7、RS 触发器的约束条件是（A）A 、 RS=0B、R+S=1C、RS=1D、R+S=08、要构成容量为 4Kx8 的

27、RAM ，需容量为 256x4 的 RAM （C ）A、2 个B、4 个C、32 个D、8 个9、四位的移位寄存器,现态为0111,经右移一位后其次态为（A ）A.0011 或者1011B.1111 或者1110C.1011 或者1110D.0011 或者111110、 5 个触发器构成的计数器最大的计数值为（C）A、5B、10C、32D、25（11-15 为多项选择题）11、已知FABBDCDEA D ，下列结果正确的是（AC）A、FABDB、F( AB ) DC、F( AD)( BD )D、F( AD )(BD )12、欲 使 J K 触 发 器 按 Qn + 1 =Qn 工 作 ， 可

28、使 J K 触 发 器 的 输 入端为以下哪几种情况？（ABD）A、 J=K=0 B 、 J= Q,K =QC、 J=Q , K=Q13 、 关 于 PROM和 PAL的结构，以下叙述正确的是（A、PROM的与阵列固定，不可编程B、PROM与阵列、或阵列均不可编程C、PAL与阵列、或阵列均可编程D、PAL的与阵列可编程D、 J =Q,K =0AD）14、下列属于模数转换步骤的是（ACD）A 、采样B、滤波C、保持D、量化15、 D/A转换的主要技术指标有（ACD）A 、分辨率B、转换精度C、转换误差D、转换速度一、 填空（每空1 分，共 15分）：2十进制数 -14 的反码为10001；补码为

29、10010。3数字电路中，存在回差电压的电路是施密特触发电路。5有一编码器其输入端是8 个，则其输出端为3。6一个 8 位数的 D/A 它的分辨率是1 ( 28-1)。7写出下列触发器特性方程：SR 触发器Q = S +R Q， SR=0（约束条件）；JK 触发器Q =JQ +K Q。8三个 JK 触发器构成计数器，其最多有效状态为8个；若要组成十进制计数器，则需要4个触发器，它的无效状态有6个。二、判断题：（每小题1 分，共 10 分）（ 0 ） 1、 OC 门和三态门均可实现“线与”功能。（ 1 ） 2、余 3 码 = 8421BCD 码 + 0011。（ 0 ） 3、时序电路和组合电路都

30、具有记忆性。（ 1） 4、一个模为2n 的计数器也是一个2n 进制的分频器。（ 0 ） 5、最基本的数字逻辑关系是与非和或非。（ 0 ） 6、计数器和数字比较器同属于时序逻辑电路。（ 1 ） 7、移位寄存器必须是同步的时序逻辑电路。（ 1 ） 8、由 N 个触发器组成的寄存器只能寄存N 个数码。（ 0 ） 9、 TTL 反相器输入端悬空时，输出端为高电平。（ 0 ） 10、 RAM 是只读存储器的简称。三、单选题（每小题1 分，共 10 分）：1 可编程阵列逻辑（ A）可编程；PAL ，其与逻辑阵列是（ B）固定；A），或逻辑阵列是（ C）不确定。B ）。2下列所示触发器中属下降沿触发的是（B

31、）。（A ）3如右图所示CMOS（ B）电路，其逻辑功能是（C)。（ C）（A ） CMOS 异或门；（ B） CMOS 与非门；（ C） CMOS 或非门。4十六路数据选择器应有(B)选择控制端。（A）2；（B）4；（C）6；（D）8。5如右图真值表，B、 C 为输入变量，则输入与输出变量是（A）。BCF001010100111（ A ）同或门；（B）异或门；（C）或非门。6在逻辑代数式F=AB 中，若 B=1 ，则 F=（ C）。（A ）F=0 ；（ B） F=A ；（ C） F=A 。7如右图电路完成的是（C）功能。（ A ）计数器；SRQ0Q1Q2（ B）左移移位寄存器；1D1D1D（

32、 C）右移移位寄存器。C1C1C1CPQ0Q1Q28有一计数器，其状态转换图如下所示，则该计数器（0001001100 0 10 1 11 1 1（ A ）能自启动；（ B ）不能自启动；（ C）不好判断。9如右图所示电路其输出 F=（C）。（A ） （AB ） +（ CD）；A&（B ） （A+B ）（ C+D） ；B（C） （AB+CD ）。C&10在 A/D 转换过程中，应包含的步骤是（A ）。D（A ）采样、量化、编码；（B）保持、编码、译码；（C）采样、保持、译码。B ）。a)0 1 0UCC1 0 1RLF一、填空（每空1 分，共 15 分）：2十进制数 -13 反码为10010；

33、补码为10011。5 A/D 转换过程要经过采样、保持、量化和 编码 四个步骤完成。6三个 D 触发器构成计数器，最多有效状态为8；若要成十进制计数器，则需要4个触发器，它的无效状态有6个。二、判断题：（每小题1 分，共 10 分）（ 0 ） 1 PAL 逻辑器件的与阵列和或阵列均可编程。（ 0 ） 2 8421BCD 码 = 余 3 码 1100 。（ 1 ） 3 TTL 反相器输入端悬空时，输入端相当于接高电平。（ 1 ） 4一个模十的计数器也是一个十分频器。（ 0 ） 5 OD 门和三态门均可实现“线与”功能。（ 0 ） 6计数器和数字比较器同属于时序逻辑电路。（ 1 ） 7数码寄存器必

34、须是同步的时序逻辑电路。（ 0 ） 8将 N 个触发器可构成 N 进制的扭环形计数器。（ 0 ） 9 N 进制编码器的输入与输出端数目满足n2n 关系。（ 1） 10 ROM 是只读存储器的简称。三、选择题：（每小题1 分，共 10 分）1可编程逻辑阵列PLA 中， PLA 的与阵列是（A），或阵列是（A ）。（ A）可编程（ B）固定（ C）不确定2已知某二变量输入逻辑门的输入A、B 及输出 Y 的波形如下，试判断其为何种逻辑门的功能。（C）（ A）与非门；（ B）或非门；（ C）与门；（ D）异或门。3十六路数据选择器应有 ( B )选择控制端。 Y；（D）8。（A）2；（B）4；（C）64如右图真值表， B、 C 为输入变量，则输入与输出变量是（ A）。BCF000011101110（ A ）异或门；（ B）同或门；（ C）或非门。5如右图电路所示，其逻辑功能是（C）。（ A ）计数器；（ B）右移移位寄存器；Q1Q2SLQ0Q01D（ C）左移移位寄存器。1D1DC1C1C1CPQ0