微机接口课程教案

1、微机原理与接口技术 课程教案垃、田七卡理论课2讨论课口实践课口课时牡代、中4授课万式习题课口其他：安排2学时课次1授课题目（教学章、节或主题）： 微机接口的基本概念，功能与特点教学目的和要求（分掌握、理解、了解三个层次）：正确理解和掌握微机接口的基本概念，了解微机接口的功能与特点，初步培养和发 展学生对微机接口的功能与特点的分析问题和解决问题的能力。教学重点：微机接口的基本概念。 教学难点：微机接口的功能与特点。教学进程方法及手段引入新课（8分钟）：微机接口的基本概念，及在现实中的应用。讲授新课（37分钟）：微机接口的基本概念： 接口的定义专门研究接口的原因 接口的分类讲授新课（45分钟）：

2、微机接口的功能与特点：（30分钟）数据锁存，缓冲与驱动的功能 信号转换功能接收，执行CPU命令的功能 设备选择功能 中断管理功能可编程功能 接口技术的现状和发展：（10分钟）讲授讲授板书讲授板书互动课堂小结（5分钟）小结微机接口的基本概念，功能与特点。微机接口的学习中几个重要 的方面和内容，以及它们在计算机应用中的重要性。讲授板书互动思考题、讨论题、作业：列举出目前流行的接口有多少种是常用的 ？最常用的种类是哪些？教学后记：微机原理与接口技术 课程教案垃、田七卡理论课2讨论课口实践课口课时牡代、中4授课万式习题课口其他：安排2学时课次2授课题目（教学章、节或主题）：8086/8088微处理器教

3、学目的和要求（分掌握、理解、了解三个层次）：掌握微处理器的一般工作原理，并了解 In tel系列CPU的典型产品及其特点；重 点掌握8086/8088微处理器的内部结构、寄存器组织方式、存储器及输入输出方式。教学重点：8086/8088微处理器的内部结构、奇存器组织方式、存储器及输入输出方式。 教学难点：存储器的分段结构及物理地址的形成。教学进程方法及手段引入第二章（10分钟）:1介绍In tel系列CPU典型产品的发展历程及特点。8086微处理器是美国In tel公司1978年推出的一种高性能16位微 处理器。以它为核心的微型计算机系统其性能已达到中、高档小型计算 机的水平。与其他16位微处

4、理器相比，8086的内部结构规模较小，他的 一个突出特点是多重处理能力，由8086CPI与8087协处理器以及8089I/O 处理器组成的多处理器系统可以大大提高数据处理和输入输出能力。8088微处理器与8086的组成基本相同，不同之处在于：1） 8086内 部指令队列缓冲器为6级，可存放6B的指令代码；8088内部指令队列缓 冲器为4级，可存放4B的指令代码。2） 8086对外地数据总线为16位， 8088对外地数据总线为8位，因此8088也称为准16位微处理器。80386微处理器是In tel公司于1985年推出的一款32位微处理器， 采用32位数据总线，32位地址总线，直接寻址能力可达

5、4GB与8086 相比，80386要复杂的多，因为80386的设计考虑了软件，特别市操作系 统的需要，为它们提供硬件方面的支持80486微处理器是In tel公司于1989年推出的32位微处理器。简单 从结构看上80486相当于以80386为核心，增加了高速缓存（cache）和 浮点协处理器，并增加了面向多处理器的机构。但是从程序设计的角度 来看，其体系结构几乎未变，可以说是 80386的翻版。Pen tium系列微处理器。19932003年间In tel公司推出了“奔腾” 系列微处理器。包括：pentium （相当于586）、Pentium Pro （第六代产PPT讲授PPT讲授版书互动品）

6、，Pentium MMX（多媒体数据和通信）、pentium II 、pentiumlll 、 pentium4、pentium M（以迅驰技术为核心，支持无线技术，用于笔记本） 等多个系列产品。Core 2微处理器。2006 Intel公司发布的酷睿2微处理器，起源 于Pentium M微处理器框架，主要用于服务器、移动平台等。核心类型 包括：Con roe、Alle ndale、Merom 等。讲授新课（30分钟）：1.8086 CPU内部结构：执行单元和总线接口单元的主要功能、各组 成部分负责的任务。总线接口单元基本功能：1）从内存单元中预取指令，并将其传送到 指令队列缓冲器中暂存。2）

7、CPL执行指令时，配合执行单元从指定的内 存单元或I/O端口中取出数据并传送给执行单元。3）把执行单元的处理 结果传送到指定的内存单元或I/O端口中。执行单元基本功能：1 ）从总线接口单元的指令队列缓冲器中取一个 字节指令。2）指令译码。通过译码电路分析发出相应的控制命令。3）算数逻辑运算。4）提供寻址用的16位偏移地址。2、8086 CPU寄存器组织：通用寄存器、段寄存器、地址指针和变 址寄存器、指令指针和标志寄存器通用寄存器又称为数据寄存器，可作为 16位数据寄存器使用，也可 作为两个8位数据寄存器使用，并且可独立寻址。多数情况下，这些寄 存器用在算术和逻辑运算指令中，用来存放算术逻辑运算

8、的源/目的操作 数。在特殊的使用场合，AX又叫累加器，BX叫基址寄存器，CX又叫计数 寄存器，DX叫数据寄存器。段寄存器：8086CPU将这1MB存储空间分成若干个逻辑段，每个逻辑 段长度w 64KB并用4个16位的段寄存器分别存放各个段的起始地址 （又称段基址）。代码段寄存器CS表示当前使用的指令代码可以从该段 寄存器指定的存储器段中取得，相应的偏移值则由IP提供。堆栈段寄存器SS指定当前堆栈的底部地址。数据段寄存器 DS指示当前程序使用的 数据所存区段的最低地址。附加段寄存器ES则指出当前程序使用附加段 地址的位置，该段一般用来存放原始数据或运算结果。地址指针与变址寄存器，一般用来存放地址

9、的偏移量（即相对于段 起始地址的距离）。其中，SP为堆栈指针，用以指出在堆栈段中当前栈顶 的地址，BP为基址指址，用以指出要处理的数据在堆栈段中的基地址。 SI为源变址寄存器，用于存放源操作数的偏移地址。DI为目的变址寄存器，用于存放目的操作数的偏移地址。指令指针IP :用来存放下一条要执行指令在代码段中的偏移地址。 它只有和CS相结合，才能形成指向指令存放单元的物理地址。在程序运 行中，IP的内容由BIU自动修改，使它总是指向下一条要取的指令在现 行代码段中的偏移地址。标志寄存器，16位寄存器。用来反映CPU运算的状态特征和存放某 些控制标志。8086共使用了 9个有效位。其中6位是状态标志

10、位，3位 为控制标志位。状态标志位是当一些指令执行后，所产生数据的一些特 征的表征。控制标志位则是可以由程序写入，以达到控制处理机状态或 程序执行方式的表征。3、除寄存器外，8086 CPU其它组成单元的功能。ALU数据总线：16位CPU内部数据总线。与CPU外接总线隔离。执 行单元中各部件通过该总线连接到一起。数据暂存寄存器：协助ALU完成运算，暂存参加运算的数据EU控制电路：负责从BIU的指令队列缓冲器中取指令，并对指令译 码，根据指令要求向EU内部各部件发出控制命令，以完成各条指令规定 的功能。指令队列缓冲器：总线空闲时，BIU会自动地进行预取指令操作， 将所取得的指令按先后次序存入一个

11、 6字节的指令队列缓冲器，该队列 缓冲器按“先进先出”的方式工作，并按顺序取到EU中执行。操作原则： 1）指令缓冲器中存满一条指令后，执行单兀就立即开始执行。2 ）队列中空了 2个字节时，总线接口单元会自动寻找空闲的总线周期进行预取 指令操作，直到填满为止。3）每当执行单元执行完一条转移、调用或返 回指令后，都要清除指令队列缓冲器，并要求总线接口单元从心地地址 开始取指令。总线控制逻辑电路： 将CPU的内部总线和外部总线相连，是8086CPU与内存单元或I/O端口进行数据交换的必经之路。包括 16条数PPT讲授互动据总线、20条地址总线和若干条控制总线。4.8086/8088存储器组织和I/O

12、组织存储组织及其寻址：存储器空间按字节地址号顺序排列，每一字节 用唯一的一个地址码标识，范围：00000H0FFFFRH实际操作时，一个变量可以是字节、字或双字。对于字节数据，数据位数为8位，对应的字节地址可以是偶地址（地址的最低位A0=0），也可以是奇地址（A0=1）。 当存取此字节数据时，只需给出对应的实际地址即可。对于字数据，数 据位数为16位。由连续存放的两个字节数据构成。字的高8位字节存放在高地址，字的低8位字节存放在低地址。字数据的地址为低位字节的 地址，地址为偶地址的字称为规矩字，地址为奇地址的字称为非规矩字。 双字数据占用四个字节，用以存连续的两个字。双字数据的地址：在存放低位

13、字或高位字时，高位字位于高地址，低位字位于低地址，以最低位 字节地址作为它的地址。存储器的段结构：将1MB的存储空间分成若干个逻辑段，而 4个当 前逻辑的基地址设置在 CPU内的4个寄存器中，即代码段寄存器 CS数 据段寄存器DS堆栈段寄存器SS和附加段寄存器ES逻辑段和段之间 可以是连续的、分开的、部分重叠或完全重叠的。一个程序可使用一个 逻辑段或多个逻辑段。物理地址的形成：CPU和存储器进行数据交换时实际所使用的地址。 由段基值（段起始地址高16位）和偏移地址组成。前者是由段寄存器给 出；后者是指存储单元所在的位置离段起始地址的偏移距离。8086/8088的I/O组织：利用地址总线的低16

14、位对I/O端口寻址， 可访问的8位I/O端口最多64K个。两个编号相邻的8位端口可以组合 成一个16位的端口。课堂小结（5分钟）小结8086/8088微处理器的内部结构、寄存器组织方式、存储器及 输入输出方式、存储器的分段结构及物理地址的形成思考题、讨论题、作业：8086/8088CPU由哪几个部件构成？简述各部件的功能教学后记:乜、田亠卡理论课2讨论课口实践课口课时牡代、中4授课万式f时甘仙二旧:2学时课次3习题课口其他：安排授课题目（教学章、节或主题）：8086/8088微处理器教学目的和要求（分掌握、理解、了解三个层次）：掌握8086/8088微处理器的引脚功能；掌握读周期时序、写周期时

15、序、中断响应 周期、I/O总线周期空闲周期这几种典型时序；了解最大最下模式下的基本配置。教学重点：8086/8088微处理器的引脚功能、内部时序。 教学难点：8086/8088微处理器的五种典型时序。教学进程方法及手段讲授新课（40分钟）：1、8086 CPU引脚功能。地址/数据复用总线 AD0AD15:分时复用的地址/数据总线，具有 双向、三态功能。用于输出低16位地址A0A15和输入/输出数据D0D15 T1：输出要访问的低16位地址A0A15其他时钟周期：读周期时处于悬 浮（高阻）状态；写周期时传送数据。地址/状态复用总线A19/S6A16/S3: 分时复用的地址/状态线，输 出、三态。

16、T1 :输出访问存储器的20位物理地址的最高4位地址（A19A16，与AD15AD一起构成访问存储器的20位物理地址。当CPU 访问I/O端口时，A19A16保持为“ 0”。其他：输出状态信息。S6为0, 用来指示8086CPU当前正与总线相连；S5状态用来指示中断允许标志位 IF的当前设置；S4 S3组合指示CPU当前正在使用哪个段寄存器。高8位数据总线允许/状态复用引脚，BHE/S7 （ Bus High Enable/Status ）:三态输出，低电平有效，T1时表示总线高8位AD15AD（ 上的数据有效。若=1，表示仅在数据总线AD7AD0t传送数据。读/写存PPT讲授版书互动8储器或

17、I/O端口以及中断响应时，用作选体信号，与最低位地址码A0配合，表示当前总线使用情况。S7用来输出状态信息，暂作备用。读信号RD(Read)：三态、输出。当低电平有效时，表示当前CPU正在对存储器或IO端口进行读操作。写信号WR(Write)：三态、输出。当低电平有效时，表示当前 CPU 正在对存储器或I/O端口进行写操作。存储器或I/O 端口选择控制信号 M/IO (Memory/Input Ouput ):三 态输出。高电平表示当前 CPU正在访问存储器；低电平表示 CPU当前正 在访冋I/O端口。一般在前一个总线周期的T4时有效，然后在此新的总 线周期中，一直保持有效电平，直至 T4为止

18、。在DM/方式时，被悬空为 高阻状态。准备就绪信号READY输入，高电平有效。READY=W，表示CPU访 问的存储器或I/O端口已准备好传送数据，马上可以进行读/写操作。可屏蔽中断请求信号INTR(Interrupt Request):输入，电平触发， 高电平有效。当INTR=1时，表示外设向CPU发出中断请求，CPU在每个 指令周期的最后一个T状态去采样该信号，若INTR=1且IF=1时，则CPU 就会在结束当前指令后去响应中断，转去执行中断服务程序中断响应信号INTA (I nterrupt Ack nowledge):输出，低电平有效。 表示CPJ向应了外设发来的INTR信号。在中断响

19、应周期的 T2、T3、T W内为低电平，通知外设端口可向数据总线上放置中断类型号。不可屏蔽中断请求信号 NMI ( NO-Maskable Interrupt ):输入，上 升沿触发。此请求不受IF状态的影响，也不能用软件屏蔽。测试信号TEST输入，低电平有效。与 WAIT指令配合，用于多处理 器系统中，实现8086CPU与协处理器间的同步协调功能。复位信号RESET输入，高电平有效。RESE信号至少要保持4个时 钟周期。CPU检测到RESETS高电平信号后，停止进行操作，并将标志寄 存器、段寄存器、指令指针IP和指令队列等复位到初始状态。CPU复位 后，从FFFF0H单元开始读取指令。地址锁

20、存允许信号 ALE (Address Latch Enable ):输出，高电平有 效。在任何一个总线周期的T1时钟ALE端产生正脉冲，利用它的下降沿 将地址信息锁存，达到地址信息与数据信息复用分时传送的目的。数据发送/接收控制信号 DT/R (Data Transmit/Receive ):三态输 出。在最小模式系统中用来控制 8286/8287的数据传送方向。当=1时， 则进行数据发送，即完成写操作；当=0时，则进行数据接收，即完成读 操作。数据允许信号DEN(Data ENable):三态输出，低电平有效。在最小 模式系统中，用作数据收发器 8286/8287的选通控制信号。在DMA方式

21、 时，为悬空状态。总线请求信号HOL( Hold Request):输入，高电平有效。通常我们 把具有对总线控制能力的部件称为主控设备，当另一个主控设备需要总 线控制权时，就向CPU勺HOLD引脚送出一个高电平的请求信号。总线请求响应信号 HLDA( Hold Acknowledge ):输出，高电平有效。HLDA俞出高电平有效时，表示 CPU已响应其他部件的总线请求，通知提 出请求的设备可以使用总线。工作方式选择信号 MN/MX( Minimun/Maximun)：输入。低电平表示CPUX作在最小方式系统；高电平表示 CPUX作在最大方式系统。主时钟信号CLK(Clock):输入。CLK时钟

22、输入端为微处理器提供基 本的定时脉冲，通常与8284时钟发生器的时钟输出端CLK相连。时钟引 脚CLK要求输入一个符合处理机芯片工作频率要求的时钟，这个时钟表 最好具有33%勺占空度，使处理器内获得一个最佳的工作定时。电源线Vcc和地线GND8086只需单一的+5V电源，由Vcc端输入， GND!接地端。2、最大模式下的有关引脚功能总线周期状态信号 S2、S1、S0 (Bus Cycle Status ):三态输出。 在最大方式系统中，它用来作为总线控制器 8288的输入，经译码后产生 17个控制信号。此外，最大模式时锁存地址所需的 ALE控制数据收器 用的和DT/信号也由8288提供。总线请

23、求信号输入/总线请求允许信号输出RQ/GT(和RQ/GT1双向、 低电平有效。用来协调 8086CPU与外部处理机对局部总线使用权的，且 总是与协处理机8087和I/O处理机8089的相应端RQ/GT连接在一起。 当某个外部处理机要占用总线时， 就从RQ/GT引脚向8086输出一个负脉 冲，提出使用总线的申请。总线封锁信号LOCK三态输出，低电平有效。有效时，表示 CPU不 允许其他总线控制器占用总线。信号是由软件设置的，为了保证8086CPU 在一条指令的执行中，总线使用权不会为其他主设备所打断。如果在某 一条指令的前面加一个LOCK前缀，这条指令执行时，就会使CPL产生一 个LOCK言号，

24、直到这条指令结束为止，即它只在一条指令执行的周期内 有效。指令队列状态 QS1 QS0（lnstruction Queue Status ）:输出。作 为指令队列状态的标志，当8086的EU在指令队列中取指令时，队列中 的变化情况就以这两个输出位的状态编码表示出来，以便于外部其他处 理机对8086内部指令队列进行跟踪。3、最小模式和最大模式下的基本配置， 要给学生讲解配置中涉及的 芯片时钟发生器8284A地址锁存器8282、总线收发器8086三个芯片的 引脚图、主要功能及工作原理最小模式是指系统中只有一个 8086CPU在这种系统中，8086CPU# 接产生所有的总线控制信号。引脚MN/MX接

25、+5V电源时，8086/8088CPU工作方式为最小模式。一 种典型的最小模式系统的基本配置，除了 8086/8088CPU外，还包括8284A 时钟发生器，三片8282及两片8286总线收发器。最大模式，是指系统中常含有两个或多个微处理器，其中一个为主 处理器8086CPU其他的处理器称为协处理器。 在最大模式工作时，控制 信号是通过8288总线控制器提供的。引脚MN/MX接地时，8086/8088工作方式为最大模式。该模式下需要 增加总线控制器8288。8288将CPU勺状态信号转换成总线命令及控制信 号以及控制8282锁存器、8286总线收发器以及优先级中断控制器 8259A 的总线控制

26、信号。3、时钟周期、总线周期与指令周期的区别与联系时钟周期：CPU的操作是在单向时钟脉冲CLK的统一控制下进行的。 若8086CPU勺时钟频率为5MHz则时钟周期（或T状态）为200ns。总线周期：CPU通过总线与外部逻辑（存储器或外部设备）进行一 次访问所需要的时间，8086的基本总线周线是由四个时钟周期（T1T4组成指令周期：CPU执行一条指令需要的时间，称为一个指令周期。一个 指令周期是由若干个总线周期（或机器周期）所组成。4、8086/8088读周期时序T1周期：A19/S6A16/S3和AD15AD构成20位地址。在T1状态的 后半部，利用ALE的下降沿将地址信息锁入 8282地址锁

27、存器中。M/IO 与DT/R则在一个总线周期结束前就变得有效，BHE/S7端输出低电平，用 它作为奇存储体的选择信号。T2周期：输出状态信息S7S3直到读周期结束。AD0AD1悬浮高 阻状态。在T2中央时刻，DEN有效，使数据能从总线通过数据收发器 8286, 同时，CPL发出读信号RD将总线上的数据读入到CPUT3周期：CPU继续提供状态信息和数据，并且继续维持 RD M/IO及 DT/R、DEN言号为有效电平。若存储器或I/O端口存取数据较慢，CPU在 T3时钟检测READ创脚为低电平，贝U需要在 T3和T4间插入一个或几个 TW犬态。T4周期：T4和前一个状态交界的下降沿处，将数据总线上

28、出现的稳 定数据送入CPU中。总线周期在T4状态中结束，故其他各控制信号和状 态信号也进入无效状态。5、8086/8088写周期时序写周期时序由4个状态周期组成，与读周期类似。不同的是写入存 储器的数据是在T2时钟状态中放至数据总线上的，原因在于CPU不需要 将地址/数据复用总线由输出变为输入方式。6、中断响应周期8086要求中断请求信号INTR是一个高电平信号，而且必须维持 2 个时钟周期的宽度。另外，8086CPC还有软件中断和非屏蔽NMI中断，并 不从外部设备读取中断类型号。7、I/O总线周期CPU与外设通信与CPU与存储器通信的时序几乎完全相同，不同的 是：1） M/IO线在规定的4个

29、T周期内将呈低电平；2）由于输入输出设 备的寻址空间为64看，所以高4位地址线的输出为“ 0”&空闲周期8086只有在CPU与存储器或外设传送指令或操作数时，才执行上述 的有关总线周期。若CPU不执行总线周期，则总线接口执行空闲周期（即 一系列的T1状态）。课堂小结（5分钟）小结8086/8088微处理器的引脚功能、内部时序。8086/8088微处理器的五种典型时序PPT讲授互动思考题、讨论题、作业：1、8086/8088的两种工作模式各有何特点？2试简述80386的总线周期和内部时序的特点？3试简述80386有哪些工作模式？各自的特点是什么？4.相对80486, Pentium处理器米用了哪

30、些新技术？教学后记：辰、田七卡理论课2讨论课口实践课口课时c禹負、田、宀A授课万式习题课口其他：安排2学时课次4授课题目（教学章、节或主题）：第三章地址译码技术及存储器接口，第一节I/O端口；第二节I/O端口地址译码教学目的和要求（分掌握、理解、了解三个层次）：掌握I/O端口的概念及端口地址的编址方式；掌握访问I/O端口的指令；掌握固定 式端口地址译码、开关式可选端口地址译码的实现方法。重点掌握地址译码的原则和端 口地址范围的计算方法。教学重点：I/O端口的概念及端口地址的编址方式、固定式端口地址译码、开关式可选 端口地址译码的实现方法。教学难点：地址译码的原则和端口地址范围的计算方法。教学进

31、程方法及手段引入第三章（10）为什么要研究端口地址译码和端口读与技术讲授新课（30分钟）:1. I/O端口概述微处理器CPU与 I/O设备直接通信的地址。实际应用中，通常把I/OPPT讲授PPT讲授版书互动接口电路中能被CPU直接访问的寄存器或某些特定器件称为端口。2、I/O端口的两种编址方式统一编址：从存储空间划出一部分地址空间给I/O设备，把I/O接 口中的端口当作存储器单元一样进行访问，不设置专门的I/O指令。与地址线结合，形成一个独立的I/O空间。优点：使用访问存储器的指令， 指令类型多，功能齐全；给端口有较大的编址空间。缺点：端口占用了 存储器的地址空间，使存储器容量减小；指令长度比专门 I/O指令要长， 因而执行时间较长。独立编址：微处理器设置专门的输入/输出指令来访问端口，产生专 用访问检测信号，与地址线