基于Multisim的拔河游戏机[致远书苑]

1、电子线路课程设计论文题 目 拔河游戏机 学 院 信息工程学院 专 业 电子信息工程 班 级 08 信工（2）班 学 号 200883080 200883083 姓 名 熊海清 刘春 指导老师 高玲 老师 2011 年 4 月摘 要本课程设计的内容是由信号发生器电路、可逆计数/译码器电路、胜负显示电路和控制电路四部分组成设计的一款电子拔河游戏机。信号产生电路通过开关选择接地还是接电源产生的脉冲，经过由与非门和与门组成的RS触发器整形电路整形后脉冲信号。可逆计数/译码电路中的计数器采用集成芯片二进制可逆计数器74ls192，译码器采用集成芯片4线16线译码器CC4514。由脉冲变化来控制9个发光二

2、极管的亮灭，从而模仿现实生活中拔河的要求，并由计数器CC4518记录下两边的比分，在显示器DCD_hex上显示。经调试仿真效果均达到课程设计要求。关键词：信号发生器；可逆计数/译码器；74ls192；CC4514 AbstractOur curriculum design of programme - circuit is the signal, non-reversing count decoding circuit or circuit in the show and the control circuit of four sections of the design of a tug o

3、f war game. the signal an electronic circuit grounding or by a switch to choose the source produce pulses through the door and the door and the rs triggers plastic circuit after plastic surgery of pulses. reversible count decoding circuit counter the use of integrated chip in a binary counter 74ls19

4、2, coding for the use of integrated.Keywords: Signal generators；Code for the count；74ls192；CC4514 基础教育b目录前言11 设计任务与要求12 总体框图12.1 设计方案12.2 电路原理图23 实验元器件选择及其功能23.1实验器件23.2主要器件极其相关功能34 单元电路设计94.1 整形电路94.2 编码电路94.3 译码电路104.4控制电路104.5胜负显示115 总体设计电路图126 安装与调试137 性能测试与分析138 设计总结139 实验心得与体会14参考文献15前言随着现代科技的

5、不断发展，人们的生产生活水平也在不断提高。与此同时，各式各样的仪器设备、新型家电产品都在不断出现，丰富着人们的生活，为人们排忧解难，娱乐身心。拔河游戏机就是一种综合性、趣味性的试验，它结构简单，易安装与调试，使生产或者自行制作的最佳选择。1 设计任务与要求（1）拔河游戏机需要15个或者9个发光二极管排列成一行，开机后只有中间一个发亮，以此作为拔河的中心线，游戏双方各持一个按键，迅速的，不断的按动产生脉冲，谁按得快，亮点向谁方向移动，没按一次，亮点移动一次。移动到任一方终端二极管发亮，这一方就得胜，此时双方按键均无作用，输出保持，只有经复位后才使亮点回复到中心线。（2）显示器显示胜出者。2 总体

6、框图2.1 设计方案（1）本课题所设计的拔河游戏机由9电平指示灯排列成一行，开机之后只有中间一个电平指示灯亮，以此作为拔河的中心线。可逆计数器原始状态为0000，经译码后输出中间的电平指示灯亮。游戏双方各持一个按键，迅速地、不断地按动产生脉冲信号，谁按得快，亮点向谁方向移动，每按一次，亮点移动一次。移到任一方终端指示灯点亮，这一方就获胜，此时双方按键均无作用，输出保持，只有经裁判复位后才使亮点恢复到中心线。（2）当一局比赛结束后,由点亮该终点灯的信号使电路封锁加减脉冲信号的作用，即实现电路自锁,使加减脉冲无效。同时，使计分电路自动加分。当两人比赛结束后，裁判可以让计分显示器清零。（3）控制电路

7、部分应能控制由振荡器产生的脉冲信号进入计数器的加减脉冲的输入端，其进入方向则由参赛双方的按键信号决定。2.2 电路原理图按键A、B整形电路可逆计数器译码器取胜计数器取胜显示发光二极管显示控制电路图2.13 实验元器件选择及其功能3.1实验器件+5V直流电源 5个单刀双掷开关 4个DCD_HEX 译码显示器 2个74LS192D 同步十进制可逆计数器 1片CC4514BD 4线16线译码器 1片CC4518BD 双同步十进制计数器 1片74LS00D 与非门 8片74LS02D 或非门 1片74LS08D 与门 2片电阻 1K 4个电阻 200 9个发光二极管 LED 9个3.2主要器件极其相关

8、功能（1）74LS08与门74LS08引出端符号:A B 输入端 Y 输出端图3.1 74LS08引脚图图3.2 74LS08逻辑功能图（2）74LS00与非门74LS00D引出端符号：A B 输入端 Y 输出端图3.3 74LS00引脚图 INPUTOUTPUTABYLLHHLHLHHHHL图3.4 74LS00逻辑功能图（3）74LS02D 或非门74ls02引出端符号：A B 输入端 Y 输出端图3.5 74LS02引脚图图3.6 74LS02逻辑功能图（4）74LS192D 同步十进制可逆计数器74LS192可预置的同步十进制可逆计数器，其主要电特性的典型值如下：74LS192 32M

9、Hz 95mW。74LS192 的清除端是异步的。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能。192 的预置是异步的。当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0Q3）即可预置成与数据输入端（P0P3）相一致的状态。192 的计数是同步的，靠CPD、CPU同时加在 4 个触发器上而实现。在CPD、CPU上升作用下Q0Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。当计数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉

10、冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。当把TCD和TCU分别连接后一级的CPD、CPU，即可进行级联。图3.7 74LS192管脚图74LS192管脚说明：当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端3，2，6，7即可预置成与数据输入端15，1，10，9相一致的状态，可当成输出端。14为置零端 ；11为置数端。3，2，6，7为输出端；14为置零端；5为加法计数端；4为减法计数端 ；12，13分别为进.借位端。H=高电平 L=低电平 X=不定（高或低电平） =由“低”“高”电平的跃变图3.8 真值表图3.9 引脚功能表

11、（5）CC4514BD 4线16线译码器CC4514 由一可选通锁存器和一4 线16 线译码器组成。锁存器所保留地数据为在选通脉冲由1 至0 转换之前地最后输入数据。INH 控制端将所有输出置为0，而与数据或选通脉冲的输入状态无关。译码器功能表列出了输入数据的组合及对应的选择输出。CC4514 提供了24 引线多层陶瓷双列直插（D）、熔封陶瓷双列直插（J）、塑料双列直插（P）3 种封装形式。图3.10 4514BD管脚图4514BD管脚说明：A0A3 数据输入端 INH 输出禁止控制端LE 数据锁存控制端Y0Y15 数据输出端输入 高电平输出端 输入 高电平输出端 LEINHA3A2A1A0L

12、EINHA3A2A1A0100000YO101001Y9100001Y1101010Y10100010Y2101011Y11100011Y3101100Y12100100Y4101101Y13100101Y5101110Y14100110Y6101111Y15100111Y711 无 101000Y800 输出状态锁定在上一个LE“1”时，A0A3的输入状态图3.11 4514BD逻辑功能图（6）CC4518BD双十进制同步计数器 CC4518是一个双BCD同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。由表

13、可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLK端置“0”；若用CLK信号上升沿触发，触发信号由CLK端输入，ENABLE端置“1”。RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1Q4均为“0”，只有RESET端置“0”时，CC4518才开始计数。图3.12 4518BD管脚图4518BD管脚说明： 1CP、2CP 时钟输入端 1R、2R 清除端1EN、2EN 计数允许控制端1Q01Q3 计数器输出端2Q02Q3 计数器输出端 输入 输出功能 CPREN 01加 计 数 00 加 计 数 0 保持 0 0010 1 全部为“0” 图3.13 4518逻辑功

14、能表4 单元电路设计4.1 整形电路由与门74LS08D和与非门74LS00D构成。因74LS192D是可逆计数器，控制加减的CP脉冲分别加至5脚和4脚，此时当电路要求进行加法计数时，减法输入端CPD必须接高电平；进行减法计数时，加法输入端CPU也必须接高电平，若直接由A、B键产生的脉冲加到5脚或4脚，就有很多时机在进行计数输入时另一计数输入端为低电平，使计数器不能计数，双方按键均失去作用，拔河比赛不能正常进行。加一整形电路，使A、B二键出来的脉冲经整形后变为一个占空比很大的脉冲，这就减少了进行某一计数时另一计数输入为低电平的可能性，从而使每按一次键都有可能进行有效的计数。电路图如下图所示：图

15、4.14.2 编码电路由双时钟二进制同步可逆计数器74LS192D构成，它有2个输入端，4个输出端，能进行加减计数。通过编码器来控制电平指示灯的显示，加计数时向右移动，进行减计数时，向相反方向移动。电路图如下：图4.24.3 译码电路由4线16线译码器4514BD构成。译码器的输出Y0Y15中选9个接电平指示灯，电平指示灯的正端接译码器；这样，当输出为高电平时电平指示灯点亮。比赛准备，译码器输入为0000，Y0输出为1，中心处指示灯首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向左移。电路图如下图所示：图4.34.4控制电路控制电路实际是由两部分构成，一是控制74LS192

16、置数，一是控制74LS192和CC4518的复位。(1)由或非门74LS02构成，其作用是指示出谁胜谁负。当亮点移到任何一方的终端时，判该方为胜，此时双方的按键均宣告无效。将双方终端指示灯的正接至或非门的2个输入端，当获胜一方为“1”，而另一方则为“0”，与门输出为“0”，再送到74LS192计数器的置数端，于是计数器停止计数，处于预置状态，由于计数器数据端D0、D1、D2、D3和输出Q0、Q1、Q2、Q3对应相连，输入也就是输出，从而使计数器对脉冲不起作用。如下图所示：图4.4(2) 74LS192D的清零端CR接一个电平开关，作为一个开关控制，进行多次比赛而需要的复位操作，使亮点返回中心点

17、。CC4518BD的清零端RD也接一个电平开关，作为胜负显示器的复位来控制胜负计数器使其重新计数。4.5胜负显示由计数器CC4518和译码显示器构成。将双方终端指示灯正极分别接到2个CC4518计数器的EN端，CC4518的两组4位BCD码分别接到实验装置的两组译码显示器的A、B、C、D插口处。当一方取胜时，该方终端指示灯发亮，产生一个上升沿，使相应的计数器进行加一计数，于是就得到了双方取胜次数的显示，若1位数不够，则进行2位数的级连。电路图如下：图4.55 总体设计电路图工作原理及部分的连接方式：A、B两人通过开关产生脉冲，经过整形电路后接74LS192D同步二进制可逆计数器，经74LS19

18、2D同步二进制可逆计数器对信号进行加减后接译码电路，译码电路译码后显示到电平显示器上。再把胜负电路接到两头最边的电平显示灯上，胜负电路收到胜负信号后显示胜负次数。当比赛结束后由复位控制对显示胜负装置和电平显示灯回复到初始状态。这样就达到了设计目的和要求。总体电路原理图如下：图5.16 安装与调试7 性能测试与分析8 设计总结拔河游戏机共有9个发光二级管，开机后只有中间一个发亮，以此作为拔河的中心线，游戏双方各持一个按键，迅速地，不断地按动以产生脉冲，谁按的快，亮点就向谁的方向移动，每按一次，亮点移动一次，移到任一方终端二极管发亮，这一方就得胜，此时双方按键均无作用，输出保持，只有经复位后才使亮

19、点恢复到中心线, 用七段数码管显示胜者取胜的盘数。本实验通过设计多谐振荡器提供输入脉冲，用可逆计数器，译码器，将AB双方的输入转换为脉冲，再经过译码，显示译码器和七段数码管实现电路的记分功能。用开关设计的裁判可以实现电路的记分和清零功能。因74LS192是可逆计数器，控制加减的CP脉冲分别加至5脚和4脚，此时当电路要求进行加法计数时，减法输入端CPD必须接高电平；进行减法计数时，加法输入端CPU也必须接高电平，若直接由A、B键产生的脉冲加到5脚或4脚，就有很多时机在进行计数输入时另一计数输入端为低电平，使计数器不能计数，双方按键均失去作用，拔河比赛不能正常进行。需加一整形电路，使A、B二键出来的脉冲经整形后变为一个占空比很大的脉冲，这样就可减少了进行某一计数时另一计数输