第章时序逻辑电路ppt浙江水利水电专科学校——电气工

1、 7.1 概述概述1 1、时序电路的特点、时序电路的特点 组合电路 存储电路 X1 Xp Y1 Ym Q1 Qt W1 Wr 输入 输出 时序电路在任何时刻的稳定输出，不仅与该时刻的 输入信号有关，而且还与电路原来的状态有关。 2 2、时序电路逻辑功能的表示方法、时序电路逻辑功能的表示方法 时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态 图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相 同的，可以互相转换。 逻辑表达式有： tkQQQWWWHQ rjQQQXXXGW miQQQXXXFY n q nn rk n k n q nn pjj n q nn pii , 2 , 1 )

2、,;,( , 2 , 1 ),;,( , 2 , 1 ),;,( 2121 1 2121 2121 输出方程 状态方程 激励方程 3 3、时序电路的分类、时序电路的分类 （1） 根据时钟分类 同步时序电路 中，各个触发器的时钟脉冲相同，即电路中有 一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改 变一次。 异步时序电路 中，各个触发器的时钟脉冲不同，即电路中没 有统一的时钟脉冲来控制电路状态的变化，电路状态改变时， 电路中要更新状态的触发器的翻转有先有后，是异步进行的。 *（2）根据输出分类 米利型时序电路米利型时序电路 的输出不仅与现态有关，而且还决定 于电路当前的输入。 穆尔型时序电路

3、穆尔型时序电路 的其输出仅决定于电路的现态，与电 路当前的输入无关；或者根本就不存在独立设置的输 出，而以电路的状态直接作为输出。 电路图电路图 时钟方程、时钟方程、 驱动方程和驱动方程和 输出方程输出方程 状态方程状态方程 状态图、状态图、 状态表或状态表或 时序图时序图 判断电路判断电路 逻辑功能逻辑功能 12 3 5 计算计算 4 Y Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & Q0 Q0 FF0 FF1 FF2 CP CPCPCPCP 012 nnQ QY 21 nn nn nn QKQJ QKQJ QKQJ 2020 0101 1212 时钟方程

4、： 输出方程： 同步时序电路的时钟 方程可省去不写。 驱动方程： 1 写写 方方 程程 式式 输出仅与电路现态有关， 为穆尔型时序电路。 2求状态方程求状态方程 JK触发器的特性方程： nnn QKQJQ 1 将各触发器的驱动方程代入，即得电路的状态方程： nnnnnnnn nnnnnnnn nnnnnnnn QQQQQQKQJQ QQQQQQKQJQ QQQQQQKQJQ 202020000 1 0 010101111 1 1 121212222 1 2 nn nn nn QKQJ QKQJ QKQJ 2020 0101 1212 现 态次 态输 出 nnn QQQ 012 1 0 1 1

5、1 2 nnn QQQY 3计算、列状态表计算、列状态表 nn nn nn nn QQY QQ QQ QQ 12 2 1 0 0 1 1 1 1 2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 0 1 1 0 0 000 10 0 0 1 0 1 1 1 2 Y Q Q Q n n n 000 10 1 0 1 0 1 1 1 2 Y Q Q Q n n n 000 10 0 1 1 0 1 1 1 2 Y Q Q Q n n n 00

6、0 10 1 1 1 0 1 1 1 2 Y Q Q Q n n n 110 01 0 0 1 0 1 1 1 2 Y Q Q Q n n n 110 01 1 0 1 0 1 1 1 2 Y Q Q Q n n n 000 01 0 1 1 0 1 1 1 2 Y Q Q Q n n n 000 01 1 1 1 0 1 1 1 2 Y Q Q Q n n n 4画状态图、时序图画状态图、时序图 000001011 /1/0 100110111 /0 /0 /0 /0 (a) 有效循环 010 101 (b) 无效循环 /0 /1 排列顺序： /Y nnn QQQ 012 状态图状态图 CP

7、 Q0 Q1 Q2 Y 5 电电 路路 功功 能能 时时 序序 图图 有效循环的6个状态分别是05这6个十进制数字的格 雷码，并且在时钟脉冲CP的作用下，这6个状态是按 递增规律变化的，即： 000001011111110100000 所以这是一个用格雷码表示的六进制同步加法计数器。 当对第6个脉冲计数时，计数器又重新从000开始计数， 并产生输出Y1。 Q0 Q0 FF0 FF1 CP Y Q1 Q1 1T C1 1T C1 & =1 X “1” 输出方程： 输出与输入有关， 为米利型时序电路。 同步时序电路，时钟方程省去。 驱动方程： 1 写写 方方 程程 式式 nn QXQXY 11 1

8、 0 01 T QXT n nnnn nnnn QQQTQ QQXQTQ 00000 1011 1 1 1 2 求状态方程求状态方程 T触发器的特性方程： 将各触发器的驱动方程代入，即得电路的状态方程： nn QTQ 1 3计算、列状态表计算、列状态表 输入 现 态 次 态 输出 X nn QQ 01 1 0 1 1 nn QQ Y 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 1 1 1 1 0 0 1 1 n nn nnn QXY QQ QQXQ 1 0 1 0 01 1 1

9、100 10 0000 1 0 1 1 Y Q Q n n 100 01 1100 1 0 1 1 Y Q Q n n 110 10 1010 1 0 1 1 Y Q Q n n 110 01 0110 1 0 1 1 Y Q Q n n 001 10 1001 1 0 1 1 Y Q Q n n 001 01 0101 1 0 1 1 Y Q Q n n 111 10 0011 1 0 1 1 Y Q Q n n 111 01 1111 1 0 1 1 Y Q Q n n 4 00 01 11 10 0/1 1/0 1/1 0/1 0/1 0/0 1/1 0/1 CP X Q0 Q1 Y (

10、a) 状态图(b) 时序图 5 电电 路路 功功 能能 由状态图可以看出，当输入X 0时，在时钟脉冲CP 的作用下，电路的4个状态按递增规律循环变化，即： 0001101100 当X1时，在时钟脉冲CP的作用下，电路的4个状态 按递减规律循环变化，即： 0011100100 可见，该电路既具有递增计数功能，又具有递减计数 功能，是一个2位二进制同步可逆计数器。 画状态图画状态图 时序图时序图 CP Q2 Q2 1D C1 1D C1 Q1 Q1 FF0 FF1 FF2 1D C1 Q0 Q0 电路没有单独的输出，为穆尔型时序电路。 异步时序电路，时钟方程： 驱动方程： 1 写写 方方 程程 式

11、式 CPCPQCPQCP 00112 ， nnn QDQDQD 001122 ， 上升沿时刻有效 上升沿时刻有效 上升沿时刻有效 CP Q Q 00 1 0 011 1 1 122 1 2 nn nn nn QDQ QDQ QDQ DQ n 1 2求状态方程求状态方程 D触发器的特性方程： 将各触发器的驱动方程代入，即得电路的状态方程： 3计算、列状态表计算、列状态表 现 态次 态注 nnn QQQ 012 1 0 1 1 1 2 nnn QQQ时钟条件 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1

12、0 0 1 1 1 0 0 1 0 1 1 1 0 CP0 CP1 CP2 CP0 CP0 CP1 CP0 CP0 CP1 CP2 CP0 CP0 CP1 CP0 CP Q Q 0 1 0 01 1 1 12 1 2 nn nn nn QQ QQ QQ CP, 10 Q, 10 Q , 10 1 0 0 1 1 1 1 2 n n n Q Q Q CP, 01 0 0 1 0 1 1 1 2 n n n Q Q Q 不变 不变 CP, 10 Q, 01 0 1 0 0 1 1 1 2 n n n Q Q Q不变 CP, 01 1 0 1 0 1 1 1 2 n n n Q Q Q 不变 不变

13、CP, 10 Q, 10 Q , 01 1 0 0 1 1 1 1 2 n n n Q Q Q CP, 01 0 , 1 1 0 1 1 1 2 n n n Q Q Q 不变 不变 CP, 10 Q, 01 1 1 0 0 1 1 1 2 n n n Q Q Q不变 CP, 01 1 1 1 0 1 1 1 2 n n n Q Q Q 不变 不变 000001010011 111110101100 (a) 状态图 (b) 时序图 CP Q0 Q1 Q2 排列顺序： nnn QQQ 012 4 5电路功能电路功能 由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状 态按递减规律循环变化，即：

14、 000111110101100011010001000 电路具有递减计数功能，是一个3位二进制异步减法计数器。 画状态图、时序图画状态图、时序图 本节小结本节小结 时序电路的特点是：在任何时刻的输出不仅和时序电路的特点是：在任何时刻的输出不仅和 输入有关，而且还决定于电路原来的状态。为了记忆输入有关，而且还决定于电路原来的状态。为了记忆 电路的状态，时序电路必须包含有存储电路。存储电电路的状态，时序电路必须包含有存储电路。存储电 路通常以触发器为基本单元电路构成。路通常以触发器为基本单元电路构成。 时序电路可分为同步时序电路和异步时序电路时序电路可分为同步时序电路和异步时序电路 两类。它们的

15、主要区别是，前者的所有触发器受同一两类。它们的主要区别是，前者的所有触发器受同一 时钟脉冲控制，而后者的各触发器则受不同的脉冲源时钟脉冲控制，而后者的各触发器则受不同的脉冲源 控制。控制。 时序电路的逻辑功能可用逻辑图、状态方程、时序电路的逻辑功能可用逻辑图、状态方程、 状态表、卡诺图、状态图和时序图等状态表、卡诺图、状态图和时序图等6 6种方法来描述，种方法来描述， 它们在本质上是相通的，可以互相转换。它们在本质上是相通的，可以互相转换。 时序电路的分析，就是由逻辑图到状态图的转换。时序电路的分析，就是由逻辑图到状态图的转换。 7-3-1 7-3-1 异步二进制加法计数器异步二进制加法计数器

16、 二进制加法计数器的时序图二进制加法计数器的时序图 7-3-2 7-3-2 异步二进制减法计数器异步二进制减法计数器 7-3-2 7-3-2 异步二进制减法计数器异步二进制减法计数器 7-3-3 7-3-3 同步二进制递增计数器同步二进制递增计数器 同步二进制可逆计数器同步二进制可逆计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 计 数 器 二进制计数器 十进制计数器 N进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 计数器分类计数器分类 74LS290为异步二五十进制加法计数器

17、。 其新、老标准逻辑符号及内部逻辑图分别如图 12.5(a)、(b)、(c)所示。它由四个下降沿触发的JK 触发器和两个与非门组成。由图可见，它是两个独 立的计数器。 一、集成异步计数器一、集成异步计数器CT74LS90CT74LS90 图12.5 74LS290的新标准和老标准逻辑符号及内部逻辑图 (a)新标准逻辑符号； (b)老标准逻辑符号； (c)内部逻辑图 (12) (13) (1) (3) (10) (11) (9) (5) (4) (8) & & CTR CT0 Z3 DIV2 DIV5 3CT1 3CT4 0 2 CT Q0 Q1 Q2 Q3 R0A R0B S9A S9B CP

18、0 CP1 (a) 图12.5 74LS290的新标准和老标准逻辑符号及内部逻辑图 (a)新标准逻辑符号； (b)老标准逻辑符号； (c)内部逻辑图 74LS290 Q0Q1Q2Q3 S9AS9BR0AR0B (10) (11) (9) (5) (4) (8) (1) (3) (12)(13) (b) 74LS290，它具有如下功能： （1）直接清零。当R0A和R0B为高电平、S9A和S9B 至少有一个为低电平时，各触发器Rd端均为低电平，触 发器输出均为零，实现清零功能。由于清零功能与时钟 无关，故这种清零称为异步清零。 （2）直接置9（输出为1001）。当S9A和S9B为高 电平，R0A和

19、R0B至少有一个为低电平时，触发器F0和F3 的Sd端及触发器F1和F2的Rd端为低电平，触发器输出为 1001，实现直接置9功能。 （3）计数。当R0A、R0B及S9A、S9B输入均为 低电平时，门R和门S输出均为高电平，各JK触发器恢 复正常功能（实现计数功能）。使用时，务必按功能 表的要求，使R0和S9各输入端满足给定的条件，在输 入时钟脉冲的下降沿计数。 （4）功能扩展。用少量逻辑门，通过对74LS290 外部不同方式的连接，可以组成任意进制计数器。 74LS290 Q0Q1Q2Q3 S9AS9BR0AR0B CP0 CP1 74LS290 Q0Q1Q2Q3 S9AS9BR0AR0B

20、CP0 CP1CP (a)(b) 图12.6 74LS290组成的十进制计数器 (a)8421BCD码十进制计数；(b)5421BCD码十进制计数 表12.5状态转移表 例例12.5 用74LS290组成七进制计数器。 解解 首先，将74LS290的CP1端与Q0端相接，使它组 成8421BCD码十进制计数器。其次，七进制计数器有7 个有效状态00000110，可由十进制计数器采用一定的 方法使它跳越3个无效状态01111001而实现七进制计数。 74LS290 Q0Q1Q2Q3 S9AS9BR0AR0B CP0 CP1 & CP (a) 图12.7 七进制计数器电路图及波形图 图12.7 七

21、进制计数器电路图及波形图 12345678 CP Q0 Q1 Q2 (b) 例例12.6用两块74LS290分别组成百进制和二十四 进制计数器。 解解 将两块74LS290进行级联，组成的百进制计数 器如图12.8所示。其中，Q30Q20Q10Q00为个位输出， Q31Q21Q11Q01为十位输出。 74LS290 Q0Q1Q2Q3 S9AS9BR0AR0B CP0 CP1 74LS290 Q0Q1Q2Q3 S9AS9BR0AR0B CP0 CP1 Q00Q10Q20Q30Q01Q11Q21Q31 CP (a)(b) 图12.8 74LS290扩展为百进制计数器 在百进制基础上，采用反馈归零法

22、即可组成二十 四进制计数器。计数范围为023，24为过渡状态，当 高位计数至2、低位计数至4时，计数器归零。将Q20和 Q11直接与R0A和R0B连接，即组成二十四进制计数器。 电路如图12.9所示。 74LS290 Q0Q1Q2Q3 S9AS9BR0AR0B CP0 CP1 74LS290 Q0Q1Q2Q3 S9AS9BR0AR0B CP0 CP1 Q00Q10Q20Q30Q01Q11Q21Q31 CP & (a)(b) 图12.9 二十四进制计数器 集成十进制同步加法计数器集成十进制同步加法计数器74160、74162的引脚的引脚 排列图、逻辑功能示意图与排列图、逻辑功能示意图与74161

23、、74163相同，相同， 区别区别1：74160和和74162是十进制同步加法计数器，是十进制同步加法计数器， 74161和和74163是是4位二进制（位二进制（16进制）同步进制）同步 加法计数器。加法计数器。 区别区别2：74161和和74160是的区别是是的区别是异步清零、同步置数异步清零、同步置数 74163、 74162采用的是同步清零、同步置数采用的是同步清零、同步置数 74190是单时钟集成十进制同步可逆计数器，其引是单时钟集成十进制同步可逆计数器，其引 脚排列图和逻辑功能示意图与脚排列图和逻辑功能示意图与74191相同。相同。 74LS161是一种同步四位二进制加法集成计数器。

24、下图 是其管脚排列图和逻辑功能示意图。 VCCCOQ0Q1Q2Q3CTTLD 169 81 74LS161 CRCPD0D1D2D3CTP地 74LS161管脚排列图 逻辑电路图 一、一、4 4位集成二进制同步加法计数器位集成二进制同步加法计数器 74LS161/16374LS161/163 74LS161逻辑功能表逻辑功能表 CTPCTTCP Q3 Q2 Q1 Q0 0 1 1 1 1 0 1 1 1 0 1 0 1 0 0 0 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 加法计数 CRLD CR=0时异步清零。 CR=1、LD=0时同步置数。 CR=LD=1

25、且CPT=CPP=1时，按照4位自然二进制码进行 同步二进制计数。 CR=LD=1且CPTCPP=0时，计数器状态保持不变。 二、集成十进制同步加法计数器二、集成十进制同步加法计数器74LS160/16274LS160/162 集成十进制同步加法计数器74160、74162的引脚 排列图、逻辑功能示意图与74161、74163相同。与 74161相比，(1)74160是十进制计数器；（2）注意 74160在计数时CO=Q3Q0 74160和74162的区别是，74160采用的是异步清零方 式，而74162采用的是同步清零方式。 三、集成十进制同步加三、集成十进制同步加/ /减可逆计数器减可逆计

26、数器74LS190/19174LS190/191 74190是单时钟集成十进制同步可逆计数器，其 引脚排列图和逻辑功能示意图与74191相同。 D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3 (b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 9 74LS191 1 2 3 4 5 6 7 8 VCC D0 CP RC CO/BO LD D2 D3 D0 D1 D2 D3 CT U/D CP U/D是加减计数控制端；CT是使能端；LD是异步置数控制端； D0D3是并行数据输入端；Q0Q3是计数器

27、状态输出端； CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行 计数使能端，CT0，CO/BO1时，RCCP，由RC端产生的 输出进位脉冲的波形与输入计数脉冲的波形相同。 74LS190逻辑功能表逻辑功能表 CP Q3 Q2 Q1 Q0 0 1 1 1 0 0 1 0 1 并行异步置数 加法计数 减法计数 保持 LDCT DU / 1 1、用同步清零端或置数、用同步清零端或置数 端归零构成端归零构成N进置计数器进置计数器 2 2、用异步清零端或置数、用异步清零端或置数 端归零构成端归零构成N进置计数器进置计数器 （1）写出状态SN-1的二进 制代码。 （2）求归零逻辑，即求同 步清

28、零端或置数控制端信 号的逻辑表达式。 （3）画连线图。 （1）写出状态SN的二进制 代码。 （2）求归零逻辑，即求异 步清零端或置数控制端信 号的逻辑表达式。 （3）画连线图。 利用集成计数器的清零端和置数端实现归零，从而构成按自然 态序进行计数的N进制计数器的方法。 在前面介绍的集成计数器中，清零、置数均采用同步方式的有 74LS163、 74LS162 ；清零采用异步方式、置数采用同步方 式的有74LS161、74LS160；有的只具有异步置数功能，如 74LS190、74LS191； 用74LS163来构成一个十二进制计数器。 （1）写出状态SN-1的二进制代码。 （3）画连线图。 CO

29、 LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP & 1 1 (a) 用同步清零端 CR 归零 74LS163 013111 111,QQQPPPPLDCR N N SN-1S12-1S111011 （2）求归零逻辑。 D0D3可随意处理可随意处理D0D3必须都接必须都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP & 1 1 (b) 用同步置数端 LD 归零 74LS163 用74LS161来构成一个十二进制计数器。 23Q QCR SNS121100 D0D3可随意处理可随意处理D0D3必须都接必须都接0 CO

30、 LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP & 1 1 (a) 用异步清零端 CR 归零 74LS161 用异步清零端CR归零用同步置数端LD归零 SN-1S111011 013 QQQLD CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP & 1 1 (b) 用同步置数端 LD 归零 74LS161 3 3、提高归零可靠性的方法、提高归零可靠性的方法 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP & 1 1 & Q Q 74LS161 利用一个基本 RS 触发器将CR或0L

31、D暂存一下，从而 保证归零信号有足够的作用时间，使计数器能够可靠归零。 4 4、计数器容量的扩展、计数器容量的扩展 异步计数器一般没有专门的进位信号输出端，通常异步计数器一般没有专门的进位信号输出端，通常 可以用本级的高位输出信号驱动下一级计数器计数，可以用本级的高位输出信号驱动下一级计数器计数， 即采用串行进位方式来扩展容量。即采用串行进位方式来扩展容量。 CP1 Q0 Q1 Q2 Q3 S9A S9B R0A R0B CP1 CP CP0 74LS90(个位) N1=10 Q0 Q1 Q2 Q3 S9A S9B R0A R0B CP0 74LS90(十位) N2=10 CP1 Q0 Q1 Q2 Q3 CP1