半导体工艺习题01——B_第1页
半导体工艺习题01——B_第2页
半导体工艺习题01——B_第3页
半导体工艺习题01——B_第4页
免费预览已结束,剩余1页可下载查看

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、半导体工艺01B题号一二三四五总分分数评卷人一 名词解释(18分)1什么是数值孔径以及计算它的公式是什么?透镜收集衍射光的能力被称做透镜的数值孔径。NA= (n) sin 8 m- (n)透镜的半径/透镜的焦长其中,n 图形介质的折射率(对于空气 n-D;8 m-主光轴和透镜边缘线的夹角。2分辨率及焦深的定义。分辨率:在光刻中,分辨率被定义为清晰分辨出硅片上间隔很近的特征图形对的能力(例如相等的线条和间距)。R=k入/ NA (k工艺因子0.6-0.8;入册光波长;NA 数值孔径)焦深:焦点周围的一个范围,在这个范围内图像连续保持清晰,这个范围被称做焦深DOF。DOF=入 / 2(NA*NA

2、)3什么是深紫外光刻胶的化学放大?随着一种基于化学放大的 DUV波长光刻胶的引入,光刻胶技术发生了一个重大的变化。化学放大的意思是对于那些 DNQ线性酚醛树脂极大的增加它们的敏感性,所有的正性和负性248nm的光刻胶都可以化学放大;4什么是选择比?及关键尺寸?选择:比:在同一刻蚀条件下一种材料与另一种材料相比刻蚀条速率快多少,它被定义为被刻蚀材料的刻蚀速率与另一种材料的刻蚀速率的比;关键尺寸:芯片上的物理尺寸特征被称为特征尺寸,而硅片上最/、的特征尺寸就是关键尺寸5 PSGBPSG,FSG、CVD、STI、CMP 各是什么的缩写?磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氟硅玻璃、化学气相淀积、浅槽隔离

3、、化学机械平坦化6 .什么是倒掺杂?倒掺杂技术采用高能量、大剂量的注入,深入外延层大概一微米左右。随后的阱注入在相同的区域进行,只是注入能量、结深以及掺杂剂量都有大幅度的减小。二填空(22分)1主要的ESD控制方法有:防静电的净化间材料 .ESD接地空气电离2处理涂胶硅片的区域是:光刻区 、 刻蚀区 、 离子注入区3 IC生产过程中的5种不同电学测试:IC设计验证、在线参数测试、硅片拣选测试(探针)、可靠性、加;4下一代光刻技术有哪 4个: 极紫外(EUV)光刻技术、 角度限制投影电子束光刻技术 (SCALPEL)离子束投影光刻技术、 X射线光刻技术;5.列出Si/SiO界面处的四种氧化物电荷

4、:界面陷阱电荷、可移动氧化物电荷、正氧化物陷阱电荷、负氧化物陷阱电荷6引线键合的方法有:热压键合超声键合热超声球键合三简答(24分)1 一个成功的干法刻蚀的要求有哪些?。1).对不需要刻蚀的材料的高选择比;2).获得可接受的产能的刻蚀速率;3).好的侧壁剖面控制;4).好的片内均匀性;5).低的器件损伤;6).宽的工艺制造窗口;2可接受的阻挡层金属的基本特性是什么?1) .有很好的阻挡扩散特性,结果分界面两边材料的扩散率在烧结温度时很低;2) .高电导率具有很低的欧姆接触电阻;3).在半导体和金属之间有很好的附着;4) .抗电迁徙;5).在很薄并且高温下具有很好的稳定性;6).抗侵蚀和氧化;3

5、用铜作为半导体互连主要的挑战有哪些?1) 铜很快扩散进氧化硅和硅,这使人担心铜扩散进硅的有源区(如:晶体管的源/漏/栅区)而损坏器件,因为这将引起结或者氧化硅漏电;2)应用常规的等离子体刻蚀工艺,铜不能容易形成图形。干法刻蚀铜时,在它的化学反应期间不产生挥发性的 副产物,而这对于经济的干法刻蚀是必不可少的;3)低温下空气中,铜很快被氧化,而且不会形成保护层阻止铜进一步氧化;24氧化层在制造微型芯片中的应用有哪些?1)保护器件免划伤和隔离沾污;2)限制带电载流子场区隔离即表面钝化;3)栅氧或储存器单元结构中的介质材料;4)掺杂中的注入掩蔽;5)金属导电层的介质层;5离子注入的优点有哪些?1)能在

6、很大范围内精确控制注入杂质浓度;2)很好的杂质均匀性;3)通过控制注入过程中离子能量控制杂质的穿透深度,增大拉设计的灵活性;4)产生单一离子束:质量分离技术产生没有沾污的纯离子束不同的杂质能够被选出进行注入;5)低温工艺:注入在中等温度下进行,允许使用不同的光刻胶以及光刻掩膜版;6)注入的离子能穿过薄膜:增大了注入的灵活性;7)无固溶度极限:注入杂质含量不受硅片固溶度限制;6什么是浅槽隔离?浅槽隔离是在衬底上制作的晶体管有源区之间隔离区的一种可选工艺,用于亚0.25 g工艺;STI技术中的主要绝缘材料是淀积氧化物,选择氧化利用掩膜来完成,通常是氮化硅。掩膜经过淀积,图形化,刻蚀后形成槽。在掩膜

7、图形暴露的区域,热氧化 150200?的氧化层之后,才能蚀形成硅槽。这种热生长的氧化物使硅表面钝化,并且可以使槽填充的淀积氧化物与硅互相隔离。它还能作为有效的阻挡层,避免器件中的侧墙漏电流产生;四问答题(24分)1简述亚0.25微米CMOS制作步骤?1)双阱工艺;2)浅槽隔离工艺;3)多晶硅栅结构工艺;4)轻掺杂漏注入工艺;5)侧墙的形成;6)源/漏 注入工艺;7)接触孔的形成;8)局部互连工艺;9)通孔1和金属塞1的形成;10)金属1互连的形成;11) 通孔2和金属塞2的形成;12)金属2互连的形成;13)制作金属3直到制作压点及合金;14)参数测试2什么是光学临近修正?为什么要采用此技术?

8、光学临近修正:引入可选择的图象尺寸偏差到掩膜版图形上,来补偿光学临近效应,这被称为光学临近修正;原因:特征尺寸的均匀性对实现高性能集成电路非常关键,特别是在晶体管栅区,这里线宽变化将影响器件的速度。由于投影掩膜版上距离很近结构间的光衍射和干涉引起光学临近效应,光刻图象的线宽受附近结构影响。密集成组的线条将光刻出与孤立线条不同的尺寸,尽管投影掩膜版上两者具有相同的线宽尺寸;3列举并且描述金属用于硅片制造的7种要求。1)导电率:为维持电性能的完整性,必须具有高导电率,能够传导高电流密度。2)粘附性:能够粘附下层衬底,容易与外电路实现电连接。与半导体和金属表面连接时接触电阻低。3)淀积:易于淀积并经

9、相对的低温处理后具有均匀的结构和组分(对于合金) 。能够为大马士革金属化淀积具 有高深宽比的间隙。4)刻印图形/平坦化:为刻蚀过过程中不刻蚀下层介质的传统铝金属化工艺提供具有高分辨率的光刻图形;大马 士革金属化易于平坦化。35)可靠性:为了在处理和应用过程中经受住温度循环变化,金属应相对柔软且有较好的延展性。6)抗腐蚀性:很好的抗腐蚀性,在层与层之间以及下层期间区具有最小的化学反应。7)应力:很好的抗机械应力特性以便减少硅片的扭曲和材料失效,比如断裂、空洞的形成和应力诱导腐蚀。4解释方块电阻及四探针法测量方块电阻的原理。r= p L / S= p L / wd= R口L / d, R口就是方块

10、电阻,它仅与扩散层厚度和平均电阻率有关。四探针法测量方块电阻的原理:四根探针和四个针尖都保持在一条直线上,并以等压力压在半导体样品表面上,两个外探针为电流探针,由稳压电源供电,使被测区域通过一定的电流,并相应有一个电场分布,两个内探针为电位探针,测量这两个探针之间的电位差。Ro = CV / I,这就是方块电阻的测量公式。五简述双大马士革法铜金属化基本工艺流程。(12分)大马士革工艺:通过在层间介质刻蚀孔和槽,即为每一金属层产生通孔又产生引线,然后淀积铜进入刻蚀好的图形,应用化学机械平坦化去掉额外的铜 .(避免铜的刻蚀):运用大马士革工艺,不需要金属刻蚀确定线宽和间隔,而需要介质刻蚀,其步骤如下:2) SIO2的沉积,用PECVD沉积内层氧化硅到希望的厚度,这里没有关键的间隙填充,因此 PECVD是可接 受的3) SIN刻蚀阻挡层沉积,厚 250A的SIN刻蚀阻挡层被沉积在内层氧化硅上,SIN需要致密,没有针孔,因此使用 HDPPCVD3)确定通孔图形和刻蚀,光刻确定图形、干法刻蚀通孔窗口进入SIN中,刻蚀完成后去掉光刻胶4)沉积保留介质的SIO2,为保留层间介质,PECVD氧化硅沉积5)确定互连图形,光刻确定氧化硅槽图形,带胶;在确定图形之前将通孔窗口放在槽里6)刻蚀互连槽和通孔,在层间介质氧化硅中干法刻蚀沟道,停止在SIN层中的开口继续刻蚀形成通孔窗口7)沉积阻挡层金属,在

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论