计算机组成原理真题练习题模拟题附答案

1、题号一二三四五六七八九总分分数评卷人开卷（范围）：只允许参考教材，其他资料一律不能带入考场注意：前三大题大案必须填写在后面的答题栏中，写在题目上的答案无效! 名签生学号学级班业专华东交通大学2003 2004学年第二学期考试卷计算机组成原理与系统结构课程 课程类别：必修课果后切一的起引此由担承，果后重严的弊作、纪违试考道知并，律纪场考守遵格严将我：诺承一、填空题（每空2分，共20分）1. 中央处理器CPU和主存储器合称主机？1。2 .每条指令都是由2操作码和地址码两部分组成。3. 在补码一位乘法中，如果判断位 YnYn+1=10则下一步（但不是最后一步）的操作是将部分积加上3【-x】补_,再向

2、 右4 移一位。4. 控制器的实现方法有三种，它们是以逻辑代数为基础的硬布线逻辑5和PLA设计，以及采用存储逻辑实现的_微程序控制_ 6设计。9.当前正在执行的指令保存在 CPU的指令 P168_7寄存器中；运算结果进位标志 C保存在CPU勺通用（状态条件？ 8寄存器中。15.字节多路通道是一种简单的共享通道，它是建立在时间分割9的基础上，轮流为多台低速和中速外设服务。选择通道数据的传送是以字节10方式进行，因此传送速率高。二、选择题（单项选择，每题2分，共20分）1. 两个不为0的五位二进制的定点小数，经补码加法运算后结果为1.00000 ,若此结果不表示溢出，则下列推论中正确的是（C ）A

3、. 两个都为正定点小数，和为1.00000B. 两个数符号相反，被加数比加数大 1.00000C. 两个都为负定点小数，和为1.00000D. 两个数符号相反，被加数比加数小 1.000002. 算术右移指令执行的操作是（ A ）。A. 符号位填0,并顺次右移1位，最低位移至进位标志位；B. 符号位不变，并顺次右移1位，最低位移至进位标志位；C. 进位标志位移至符号位，顺次右移1位，最低位移至进位标志 位；D. 符号位填1,并顺次右移1位，最低位移至进位标志位；3. 用原码一位除法进行两定点数相除，在执行运算之前首先要进行 的操作是（a ）A. 判商是否溢出B.判商是否为负数C.判商是否为0D

4、.判商是否为正数5. 存储器进行两次连续、独立的操作（读或写）所需的时间间隔, 通常称为（BB.存储器的存取速度D.存储周期时间A. 存储器的读写时间C .存储器的平均无故障时间6. 指令系统采用不同寻址方式的目的是（ B ）A. 实现存贮程序和程序控制；B. 缩短指令长度，扩大寻址空间，提高编程灵活性；C. 可直接访问外存；D. 提供扩展操作码的可能并降低指令译码的难度；7. 间接访内指令STAA（以主存A单元中的内容作为地址，将累加 器的内容存入该主存单元）的指令周期包含CPU周期至少有（ b ）A. 一个B. 二个 C. 三个D. 四个8. 具有自同步能力的记录方式是 （ d ）D. M

5、FMA. NRZ 0 B. NRZ 1 C. 不归零制9. 下述 I/O 控制方式中， （ b） 主要由程序实现。A.PPU方式 B.中断方式 C.DMA方式（完全由硬件执行 的） D. 通道方式10. 设置中断排队判优逻辑的目的是（ B？ ）A. 产生中断源编码B. 使同时提出的请求中的优先级别最高者，得到及时响应C. 使CPU能方便地转入中断服务子程序D. 提高中断响应速度三、判断题（每题2分，共10分）1. 冯。诺依曼计算机以存储器为中心，采用存储程序的方案设计， 现代计算机习惯上仍然称为冯。诺依曼计算机。（ X ）2. SN74184型ALU是一个4位的运算器，能进行16种算术运算和

6、16种逻辑运算。（V ）3. 为具有8个二进制数据位的海明码能够达到发先两位错误，并能自动纠正一位错误，则需要校验位的个数为4。（ X ）4. CRC码中，若G （x） =X3+X+1，且二进制数100101的CRC码为1001010111,则表示没有错误发生。（X）5. RISC计算机的特点是指令长度固定，指令条数少，寻址方式少，采用微程序控制方法。（X指令格式种类少寻址方式种类少）四、简答题（每题4分，共12分）1. 什么是字长，字长和指令长度有何关系？为什么字长是计算机的 一个重要技术指标？答：P131字长是指计算机能直接处理的二进制数据的位数，它与计 算机的功能和用途有很大的关系，是计

7、算机的一个重要的技术指标。 因为字长决定了计算机的运算精度，字长越长计算机的运算精度越 高。2. 试比较主存辅存层次与 Cache-主存层次的异同点。P2433什么是DMA方式?DNA控制器可采用哪几种方式与 CPU分时使用内存？答：P338 DMA是I/O设备与主存器之间由硬件组成的直接数据通道，。用于I/O设备与主存之间的成组数据传送。有二种工作方式：CPU暂存方式 CPU周期窃取方式直接访问存储器工作方式五、分析与计算(每题6分，18分)1某计算机系统的内存储器由 cache和主存构成，cache的存取周期 为45ns,主存的存取周期为200ns。已知在一段给定的时间内，CPU 共访问内

8、存4500次，其中340次访问主存。问：(1) cache 的命中率是多少？ h=(4500-340) /4500CPU访问内存的平均时间是多少 ns? (1-h)*45ns+h*(45+200)2试分析下图，写出图中的写电流波形属于何种磁记录方式。n ! tI t I n答:1是FM调频制。2见1就翻的RZ1 3是MFM 改进调频 制4是见1就翻得RZ1 5是NRZ不归零制。4. 有一主存Cache层次的存储器，其主存容量 1MB，Cache容量64KB，每块8KB，若采用直接映象方式，求：主存的地址格 式？主存地址为25301H,问它在主存的哪一块？答：（1）主存地址包括字块内地址，字块地

9、址，主存字块标记。（2）六、综合题（共2题，20分）1.用4kx 8位/片的SRAM存储器芯片设计一个16KX 16位的存储 器。已知地址总线为A15A0（低），双向数据总线为D15D0（低）, 读写控制信号为 。（1 ）这 种扩展方式是什么？字位扩展。共需要多少片这样的 SRAM 芯片？8片（2）该存储器地址线多少位？哪几位用做地址译码？数据线多少 位？14根地址线。后 2位当做地址译码。 16根数据线（3）请画出该存储器逻辑图， 注明各种信号线， 列出各片选逻辑式。2下图是一个二维中断系统，其中IRi为中断请求，IMi中断屏蔽位（IMi=O为中断允许，IMi=1为中断屏蔽），请问：（1）在

10、中断情况下，CPU和设备的优先级如何考虑？请按降序排 列各设备的中断优先级。（2） 若CPU现执行设备B的中断服务程序，IM0,IM1,IM2的状态 是什么？如果CPU的执行设备D的中断服务程序，IM0,IM1,IM2 的状态又是什么？（3） 每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如 果不能，采取什么方法可达到目的？（4）若设备C 一提出中断请求，CPU立即进行响应，如何调整才 能满足此要求？-ft先优Ral2设备EfiRbi JlaiIftRI级Ojr!f中斷优先 级排賦电 路与中斷控制 逻辑计算机组成原理试题Y=?J求写出计算过程。10分）3说明海明旳能实现檢借纠悟的基*麻理

11、?为什么能发现畀改正一位旅也能发现位h校验 位和数据位弃位数上应満足什么条件？（5分4举例说明运尊器中的ALL通常可以捉供的金少5种运钵功能？运习器中使用女累加器的好处是 什么？柔蔚奋存器的基本功能是什么？（5分）二、01 30 分）1. 存设计拆令系统虬通常应从MN个方面考馆？（每个2分共8分）2简戏说明喊法指令SUB R3.R2和子程序调用指的执行步骤（每个4分.共8分）3在微程序的控制8S中通常有哪5种得到下一条折令地址的方式。【第个2分.刃10分）4.简妥地说明组合逻训拧制器应由厲几个功能册件纽成？ 4分三、（共22分）I靜念存储器和动念仃储器憑件的特性右哪空主婪M别？孑自主丈应用仔什

12、么地方？ （7分）2. CACHE右W3种基本映象方丸 备R的主52特点是什么？衝盘高速缓冲行储器（CACHE）性能 的录巫住的指标足什么？（】0分）3便用阵列破盘的目的是什么?阵列險盘中的RAIDO. RAIDU RA1D L RA1D5各有什么样的容错 能力？（5分四、（共18分）I比软羽宇松制方丸卅宇中断方咒、戊按存储器访问方罠存完成输入愉出操作対的优缺点 （9分）2 比较付式吹星式.激光3类打卬机孑自的优缺点和主娑应用场所.（9分）答案一、（共30分）1.仃0分）（1）0107/128）w = （*1101011/10000000）1 = （H）. 1101011）, - 00.153

13、）、= （PB）“（2）二一卜进制円即8421码.即4个基2码位的权从赢到低分别为8.4.2.1.使用基码的0000. 0001. 0010. 1001这i种组合分别茨乐0至9这十个值.4位基二码之何摘足二进制的規则. 而十进制数位之网划諭足十逬制规则.冇权码足拆一个十进制数位的4位基2円的毎一位WMfilt的权。尢权円於捋一个十进制数位的 4位基：码没许确定的权。讪者的例了为卜进制堀的（BCD） W.肓者的例了为余3码2.已3UI X-0.110LY- 0.010L用爆码一位乘法计算XYg求写出计算过程.10分）00000O0011001100(11IO000(001100011T 0110

14、10100000010CQQ(1Q00010000010高位那分枳结果符号位为正.3.答案：:L0000000低位部分积乘数 0o|i 0ooX20和-0 0011 20转换成规格化数7. X=0 1011 Y= 0 1010 求X补+ Y补=0.0001 (丢掉了最前面的1)8. X=0 1100 Y=0 0110 求 凶补Y补=9. X=0.1011 Y=0.0111 求X补+ Y补=10. 设：两浮点数为 x = 201 1101, y = 211 (.1010)。假设尾数在计算机中以补码表示，以 4位尾数，2位符号位表示；阶码2位以原码表示（2位阶符），求x+y。解：将x,y转换成浮点

15、数据格式x浮=0001,00.1101凶浮=0011,11.0110（1）对阶：求得阶差为 11-01=10，即2，因此将x的尾数右移两位，得：x浮=00 11, 00.0011 01（2）对尾数求和，得：x+y浮=00 11, 11.1001 01（3 ）规格化：由于符号位和第一位数相等，不是规格化数，向左规格化，得：x+y浮=00 10, 11.0010 10（4）舍入：米用 0舍1入法。得：x+y浮=00 10, 11.0011（5） 判溢：数据无溢出，因此结果为011x+y =20.1101）? ? 11.设CACHE为1K,主存为64K，试写出当采用如下三种映像方式时，主存和CACH

16、E的分组情况和 CPU给出的访问地址的格式：设每块大小为128个字节。若 CACHE分组,则每组包括2块。1）全相联映像方式答：主存、CACHE不分组。访问地址格式：标记位 9位，块内地址 7位。怎么算的？行号是什么2) 直接映像方式答： cache 的字块号 = 主存的字块号 mod2 的 c 次方 =2) 主存分 64 组， CACHE 不分组。访问地址格式：标记位 6 位，行号 3 位，块内地址 7 位。3) 组相联映像方式 答：主存和 cache 都分组，主存中一个组内的块数与 cache 中的分组数相同。主存分 128 组， CACHE 分 4组。访问地址格式：标记位 7 位，行号

17、2 位，块内地址 7 位。12. 若机器字长 36 位，采用三地址格式访存指令， 共完成 54 种操作， 操作数可在 1K 地址 范围内寻找，画出该机器的指令格式。13. 一个虚拟存储器有 8 个页面，页面大小为 1024 字，内存有 4 个页面框架。页表的内 容为：虚页号 实页号031 12 -3 -4 25 -6 07-(1) 问哪些虚拟地址将引起页面失效？答： 2357(2) 对应于以下虚拟地址的主存地址是什么？(a) 0 (b) 3728 (c) 1023 (d) 1024 (e) 1025(f) 7800 (g) 4096答： 实地址由实页号与页内偏移拼接得到 页表地址由页表起始地址

18、 +虚页号得到(a) 虚页号 =0，页内地址 =0，实页号 =3，主存地址为 3x1024=3072(b) 虚页号 =3，页面失效(c) 虚页号 =0，页内地址 =1023 ，实页号 =3，主存地址为 3x1024+1023=4095(d) 虚页号 =1，页内地址 =0，实页号 =1，主存地址为 1024(e) 虚页号 =1，页内地址 =1，实页号 =1，主存地址为 1x1024+1=1025(f) 虚页号 =7，页面失效(g) 虚页号 =4，页内地址 =0，实页号 =2，主存地址为 2x1024=2048存储系统：某台计算机的内存储器设置有 32 位的地址线， 16 位并行数据输入 /输出端

19、，它的最大存储 容量是（）。解：最大存储量为232 X 16位某SRAM的单元存放有一个数据如3CH,CPU将它读取后，该单元的内容是（ ）。解：3CH只要不断电，静态 RAM的数据就不会丢失三级存储系统是由（）、主存储器和（）构成。解：Cache、辅（外）存一个具有8KB直接映像Cache的32位计算机系统，主存容量为32MB ,假定该Cache中块 的大小为4个32位字。主存地址中区号（ ）位，块号（ ）位，块内地址（ ） 位。主存地址为 ABCDEF 16的单元在 Cache中的位置是（）。解：区号：32MB/8KB=4K ,12 位块号：8KB/4*4B=512 ,9 位块内地址：4*

20、32/8=16 ,4位（字节地址）主存地址为 ABCDEF 16的单元在 Cache中的位置是 0 1101 1110 1111，即DEF16主存容量为4MB，虚存容量为1GB，则虚拟地址（）位，物理地址（）位，若页面大小为4KB，则页表长度是（11）。解：1GB=230，虚拟地址30位；4MB=2 22，物理地址22位主存有4MB/4KB=1024页，虚存容量为1GB ,可有1GB/4KB=256*1024 页，页表长度218=256k 地址线A15A0 （低），若选取用16KX1存储芯片构成64KB存储器，则应由地址码（12） 译码产生片选信号。解：用16KX1芯片构成 64KB的存储器，

21、需要的芯片数量为：（64KX8”（16K X）=32，每8片一组分成4组，每组按位扩展方式组成一个16KX8位的模块，4个模块按字扩展方式构成64KB的存储器。存储器的容量为 64K=2 16，需要16位地址，选用A15-A0为地址线；每 个模块的容量为 16K=214需要14位地址，选用 A13-A0为每个模块提供地址；A15、A14通过2-4译码器对4个模块进行片选。利用（ 字位（13）扩展法将2KX4位/片的RAM存储芯片构成一个 8KB的存储器，所需的 芯片数量（14）片，需要（15）根地址线寻址该存储器，每个芯片需要（16）位地址，它们是（17）,片选信号由（18）提供。解：用2KX

22、4位/片的RAM存储芯片构成一个 8KB （8KX8位）的存储器，所需的芯片数 量为：（8KX8） /（2KX4） =8片，每两片作为一组共 4组，每组内采用位扩展法组成一个2KX8的模块，4个2KX8的模块按字扩展法构成 8KX8的存储器，即8KB的存储器。此存储器的 容量为 8KB，需13位地址/ 213=8K）,诜用 A12-A0 作为地址线： A13 : A14 : A15不用： 各芯片的容量均为 2K，需11位地址，用A10A0向每个芯片提供地址，All , A12通过一个2-4译码器对4个模块进行选择，每个输出控制一个模块内的两个芯片，各个模块的片选控制信号CS对应的输入分别为：0

23、0, 01, 10, 11。相联存储器是一种按/内容）访问的存储器。cache的存取周期是 20ns,主存的存取周期是 200ns, cache /主存系统平均访问时间为30ns,则cache的命中率为/ 95% ）。解：命中率 h, 30=h*20+ / 1-h） * / 200+20）半导体静态存储器 SRAM的存储原理是/）。A .依靠双稳态电路B.依靠定时刷新 C.依靠读后再生D.信息不再变化解析：半导体静态存储器 SRAM是由双稳态电路构成， 并依靠其稳态特性来保存信息；动态存储器DRAM是利用电容器存储电荷的特性存储数据，依靠定时刷新和读后再生对信息进行保存，而 ROM中的信息一经

24、写入就不再变化。在下列Cache替换算法中，一般说来哪一种比较好（）。A 随机法B 先进先出法C.后进先出法_D .近期最少使用法_解析：在Cache替换算法中，随机法是随机地确定替换的存储单元，先进先出法是替换 最早调入的存储单元，它们都没有根据程序访存局部性原理，命中率较低；近期最少使用 法比较正确地利用了程序访存局部性原理，替换出近期用得最少的存储块，命中率较高， 是一种比较好的替换算法。而后进先出法不是Cache所使用的替换算法，此法在堆栈存储结构中使用。存储器的随机访问方式是指（）。A 可随意访问存储器B 按随机文件访问存储器C 可对存储器进行读出与写入D 可按地址访问存储器任一编址

25、单元，其访问时间相同且与地址无关高速缓冲存储器（cache）的存取速度（）。A 比内存慢，比外存快B 比内存慢，比内部寄存器快C.比内存快，比内部寄存器慢某计算机的主存为 3KB，则内存地址寄存器需要（）位就足够了。A 10 B 11C 12 D 13解析：3KB小于212,在微机中，CPU访问各类存储器的频率由高到低的次序为（）。A 高速缓存、内存、磁盘、磁带B 内存、磁盘、磁带、高速缓存C 磁盘、内存、磁带、高速缓存D 磁盘、高速缓存、内存、磁带常用的虚拟存储器寻址系统由（）两级存储器组成。A 主存一辅存B cache主存C cache辅存D cachecache下面说法中，正确的是（A

26、EPROM是不能改写的C EPROM只能改写一次）。B EPROM是可改写的，所以也是一种读 /写存储器 _D EPROM是可改写的，但它不能作为读 /写存储器在一个具有24条地址线的微机系统中，装有 说明其内存容量为（）。16KB ROM, 480KB RAM和100MB的硬盘,A 496KB B 16KBC 100MBD.480KB解析：内存由 ROM和RAM构成对于地址总线为 32位的微处理器来说，其直接寻址的范围可达（）。A 1MB B. 16MB C 64MB D 4GB解析：32根地址线，寻址空间 232计算机组成原理试卷1一、选择题（共 20 分，每题 1 分） 1CPU 响应中

27、断的时间是 。A 中断源提出请求；B 取指周期结束；C 执行周期结束；D .间址周期结束。2下列说法中 是正确的。A .加法指令的执行周期一定要访存；B .加法指令的执行周期一定不访存；C 指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D .指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。3. 垂直型微指令的特点是 。A .微指令格式垂直表示；B .控制信号经过编码产生；C 采用微操作码；D .采用微指令码。4. 基址寻址方式中，操作数的有效地址是 。A .基址寄存器内容加上形式地址（位移量） ；B .程序计数器内容加上形式地址；C .变址寄存器内容加上形式地址；D .

28、寄存器内容加上形式地址。5. 常用的虚拟存储器寻址系统由 两级存储器组成。A .主存辅存；B . Cache主存；C. Cache辅存；D 主存硬盘。6DMA 访问主存时，让 CPU 处于等待状态，等 DMA 的一批数据访问结束后，CPU 再恢复工作，这种情况称作 。A 停止 CPU 访问主存；B 周期挪用；C DMA 与 CPU 交替访问；D DMA 。7在运算器中不包含 。A 状态寄存器；B 数据总线；C ALU ；D 地址寄存器。8计算机操作的最小单位时间是 。A 时钟周期；B 指令周期；CCPU 周期；D 中断周期。9用以指定待执行指令所在地址的是 。A 指令寄存器；B 数据计数器；C

29、 程序计数器；D 累加器。10.下列描述中是正确的。A 控制器能理解、解释并执行所有的指令及存储结果；B 一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C 所有的数据运算都在 CPU的控制器中完成；D 以上答案都正确。11 总线通信中的同步控制是 。A 只适合于 CPU 控制的方式；B .由统一时序控制的方式；C 只适合于外围设备控制的方式；D 只适合于主存。12. 一个16K X 32位的存储器，其地址线和数据线的总和是 。A 48 ；B 46；C. 36；D 32。13 .某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是 （存储器 5）A 512K；B1M；C 512KB ；D1MB。 14以下 是错误的。（输入输出 4）A 中断服务程序可以是操作系统模块；B 中断向量