微处理器ppt6

1、微处理器系统结构与嵌入式系统设计 第六章第六章 输入输入/输出接口输出接口 6.1 输入输入/输出接口基础输出接口基础 功能与结构功能与结构、 端口编址方式端口编址方式（独立、统一）、（独立、统一）、地址共用地址共用、 接口地址译码接口地址译码 6.2 信息传输控制方式信息传输控制方式 1. 程序控制传输方式：程序控制传输方式：无条件无条件、条件查询条件查询 2. 中断传输方式中断传输方式 3. 直接存储器访问（直接存储器访问（DMA）方式）方式 4. 通道方式通道方式 6.3 并行接口设计技术并行接口设计技术 1. 无握手信号的并行接口无握手信号的并行接口 矩阵键盘矩阵键盘、数码显示屏数码显

2、示屏 2. 带握手信号的并行接口带握手信号的并行接口 查询、中断查询、中断 3. 可编程并行接口可编程并行接口 6.4 串行接口串行接口设计技术设计技术 2021-8-6 第六章第六章 习题习题 作业：作业：2,3,4,62,3,4,6 思考：其余思考：其余 2021-8-6 第 六 章 结 束 5 I/OI/O接口的功能与硬件结构接口的功能与硬件结构 为什么需要为什么需要I/O接口接口? (接口电路的功能接口电路的功能) 微处理器与外设在速度微处理器与外设在速度, , 信号形式信号形式, ,信息流的速度信息流的速度 等多方面存在差异等多方面存在差异. . CPU CPU 与外设间并不直接传送

3、信息，而是经与外设间并不直接传送信息，而是经 I/O I/O 接口传送信息，所以说：接口传送信息，所以说： I/O I/O 接口是它们的接口是它们的 桥梁，访问桥梁，访问 I/O I/O 接口就是访问外设。接口就是访问外设。 在现代计算机体系结构中，在现代计算机体系结构中， CPUCPU及外设都是通过总线进行及外设都是通过总线进行 数据交换，各种外设与总线之数据交换，各种外设与总线之 间的连接都是需要接口的。间的连接都是需要接口的。 设备选择设备选择 数据缓冲数据缓冲 信号转换信号转换 联络控制联络控制 可编程可编程/ /可重构可重构/ /可配置可配置 基本功能基本功能 6 接口结构接口结构

4、总总 线线 外外 设设 数据缓冲数据缓冲 /锁存器锁存器 状态状态 寄存器寄存器 控制控制 寄存器寄存器 总线驱动总线驱动 地址译码地址译码 控制逻辑控制逻辑 接总线一侧接总线一侧 接外设一侧接外设一侧 DB AB CB 数据信息数据信息 控制信息控制信息 状态信息状态信息 u 有关有关端口端口(PORT)的概念：的概念： 端口端口 一个外设可能有多个端口，一个端口也可能属于多个外设；一个外设可能有多个端口，一个端口也可能属于多个外设； 主机（主机（CPU）可读写）可读写、 存储器映像或存储器映像或IO独立编址独立编址 u 有关有关信息交换信息交换的概念：的概念： 外设的各种信息都是通过系统的

5、外设的各种信息都是通过系统的DB进行交换的；进行交换的； I/OI/O端口是指端口是指 CPUCPU可以直接可以直接 访问的接口电访问的接口电 路中的寄存器路中的寄存器 7 数据信息数据信息 方向方向 :CPUI/O 端口数据缓冲器端口数据缓冲器外设外设 双向双向 I/O I/O 接口中的信息流接口中的信息流 状态信息状态信息-反映外设当前工作状态的信息反映外设当前工作状态的信息 方向方向:CPU I/O端口状态寄存器端口状态寄存器 外设外设 单向单向 控制信息控制信息 方向方向: CPU I/O端口控制寄存器端口控制寄存器 外设外设 单向单向 注：注： 数据信息数据信息是是CPU与外设经与外

6、设经I/O接口传送的接口传送的有用信息有用信息; 状态、控制信息状态、控制信息是是CPU经经I/O接口与外设传送的接口与外设传送的配合信息配合信息; p为了为了CPU与外设间的数据传送，加入必要的握手信息与外设间的数据传送，加入必要的握手信息 （状态、控制）非常重要（状态、控制）非常重要 简单简单I/O接口图接口图 与与CPU相关的：相关的： 数据线、数据线、I/O选选 择（地址线）、择（地址线）、 I/O读读/写写 8 数据缓存寄存器数据缓存寄存器 端口端口A寄存器寄存器 端口端口B寄存器寄存器 控制寄存器控制寄存器 状态寄存器状态寄存器 CS RS1 RS0 RD WR 时序控制电路时序控

7、制电路 I/O数据数据 控制控制 I/O数据数据 状态状态 I/O选择选择 寄存器选择寄存器选择 I/O读读 I/O写写 数据总线数据总线 与外设相关的：与外设相关的： 数据寄存器、控数据寄存器、控 制制(命令命令)寄存器、寄存器、 状态寄存器状态寄存器-端口端口 接口功能接口功能 一一设备选择：译码选择设备、端口设备选择：译码选择设备、端口 二二数据收发和格式转换：读数据收发和格式转换：读/写，串写，串/并、并并、并/串串 三三接收解释执行接收解释执行CPU的命令：控制信号的实现的命令：控制信号的实现 四四外设状态接收并转发给外设状态接收并转发给CPU：状态端口：状态端口 五五支持查询、中断

8、、支持查询、中断、DMA等多种传输控制方式等多种传输控制方式 六六提供缓冲、暂存、驱动能力：信号驱动提供缓冲、暂存、驱动能力：信号驱动 七七错误检测功能：奇偶校验错误检测功能：奇偶校验 八八复位复位 9 接口技术组成：接口技术组成： 硬件：地址译码、读写控制、总线缓冲、端口寄存器硬件：地址译码、读写控制、总线缓冲、端口寄存器 软件：驱动程序（初始化、传送控制、结束控制等）软件：驱动程序（初始化、传送控制、结束控制等） 10 端口编址方式：端口编址方式：独立编址独立编址（如（如intel x86） 存储存储 单元单元 地址地址 00000H 00001H FF0FFH FF100H FF101H

9、 FFFFFH 0000H 0001H FF00H I/O 端口端口 地址地址 FFFFH 特点：特点：系统视端口和存储单元为系统视端口和存储单元为不同的对象不同的对象。 优点：优点：系统中存储单元和系统中存储单元和I/OI/O端口的数量端口的数量可达到最大可达到最大。 缺点：缺点：需需专门信号专门信号来指示系统地址线上出现的是来指示系统地址线上出现的是存储存储 单元地址还是端口地址单元地址还是端口地址；采用采用专用端口操作指令专用端口操作指令 地址空间是分离的地址空间是分离的 11 存储单存储单 元地址元地址 00000H 00001H FF0FFH I/O端端 口地址口地址 FF100H

10、FF101H FFFFFH 特点：特点：将将端口看作存储单端口看作存储单 元元，仅以地址范围的不同来，仅以地址范围的不同来 区分两者。区分两者。 优点：优点：对端口的操作和对对端口的操作和对 存储单元的存储单元的操作完全一样操作完全一样， 因此系统简单，并且对端口因此系统简单，并且对端口 操作的指令种类较多操作的指令种类较多 缺点：缺点：CPUCPU对存储单元和对存储单元和 I/OI/O端口的实际寻址空间都端口的实际寻址空间都 小于其最大寻址空间小于其最大寻址空间 端口编址方式：端口编址方式：存储器映像编址存储器映像编址（如（如ARM） 12 端口的地址共用端口的地址共用 使用读使用读/写控制

11、信号区分写控制信号区分 使用端口寄存器中的标志位区分使用端口寄存器中的标志位区分 使用访问顺序区分使用访问顺序区分 13 接口地址译码接口地址译码 原理与存储器系统设计中的译码原理相同原理与存储器系统设计中的译码原理相同 固定译码固定译码 全译码全译码 部分译码部分译码 线译码线译码 可变译码可变译码 生成选通相关端口的选择信号生成选通相关端口的选择信号 14 例例6.2 用逻辑门和用逻辑门和74LS138设计一个系统接口芯片设计一个系统接口芯片 的的I/O端口地址译码电路端口地址译码电路(设地址线为设地址线为16位位,端口地址端口地址 从从0000H开始开始). 接口芯片数为接口芯片数为7个

12、个, 每个接口芯片内每个接口芯片内 部的端口地址数为部的端口地址数为32个个.(p185) 地址线地址线A15A8A7 A6 A5A4 A3 A2 A1 A0 用途用途控制或片选控制或片选片选片选片内端口地址片内端口地址 十六进制十六进制000000000 0 0 (第第1片 片) 00000B11111B 0 0 1 (第第2片 片) 00000B11111B 片内地址线片内地址线 低位地址线低位地址线 片选地址线片选地址线 高位地址线高位地址线 15 无条件无条件程序控制方式程序控制方式 外设数据变化缓慢，外设数据变化缓慢，始终处于就绪状态始终处于就绪状态,如如开关或开关或LED 接口结构

13、简单（通常只需要数据端口），适用面较窄接口结构简单（通常只需要数据端口），适用面较窄 输出 设备 输入 设备 输出锁 存器 输入缓 冲器 端口译 码电路 1 DB AB M/IO WR RD 1 VCC G1 G2 L1 L2 L8 K1 K2 K8 对对CPU而言，按键而言，按键 “按下弹起按下弹起”一一 次所用的时间远大次所用的时间远大 于其时钟周期于其时钟周期 无需互动联络无需互动联络 信号信号 16 条件条件程序控制程序控制(程序查询程序查询)方式方式 工作过程工作过程 CPU 向向 I/O 控制端口写控制信息控制端口写控制信息 CPU 从从 I/O 状态端口读状态信息状态端口读状态信

14、息 根据状态根据状态 错误错误：CPU CPU 反复查询状态信息反复查询状态信息 正确正确：CPU CPU 经经 I/O I/O 数据端口与外设交换数据数据端口与外设交换数据 17 程序查询输入接口原理图程序查询输入接口原理图 数据缓冲器 (输入端口) 状态缓冲器 （输入端口） 锁 存 器输 入 设 备 数据端口读选通 状态端口读选通 输入选通 输入数据 DB（数据、状态） READY (1bit) R Q D 5V clr CPUCPU选择输入设备（设备地址送上选择输入设备（设备地址送上 地址线），发出地址线），发出“读读”命令；命令； CPUCPU选通状态端口，循环读取状态选通状态端口，循

15、环读取状态 信息（信息（readyready），判断是否有效。），判断是否有效。 输入设备确认被选中，准备信息，输入设备确认被选中，准备信息， 就绪后送上数据线，同时送选通信就绪后送上数据线，同时送选通信 号去状态端口，置状态信号号去状态端口，置状态信号ready 为有效。为有效。 CPUCPU检测到检测到readyready有效，发数据选有效，发数据选 通信号，接收数据，同时清除通信号，接收数据，同时清除 readyready，使之无效。，使之无效。 18 程序查询输出接口原理图程序查询输出接口原理图 数据锁存器 （输出端口） 状态缓冲器 (输入端口) 输 出 设 备 输出选通 DB（数据、

16、状态） BUSY(1bit) /ACK 状态端口读选通 数据端口写选通 /ACK/ACK：低电平有效：低电平有效 BUSYBUSY：高电平有效：高电平有效 R Q D5V clr 19 程序查询输入、输出接口特点程序查询输入、输出接口特点 接口避免了对端口的接口避免了对端口的“盲读盲读”、“盲写盲写” ， 数据传送的可靠性高，且硬件接口相对简单。数据传送的可靠性高，且硬件接口相对简单。 外设应具有必要的外设应具有必要的联络（握手）信号联络（握手）信号如如 READY、ACK等；等； 缺点缺点是是CPU工作效率低，工作效率低，I/O响应速度慢；在响应速度慢；在 有多个外设的系统中，有多个外设的系

17、统中，CPU的查询顺序由外设的的查询顺序由外设的 优先级确定，实时性差。优先级确定，实时性差。 20 数据 端口 状态 端口 数据缓 冲器 状态 检测 译码 电路 触发信号 状态信号 D2 数据总线 地址总线 控制总线 78H 7AH 打印机 接口电路 使用程序查询方式的打印机接口使用程序查询方式的打印机接口 若状态位若状态位D2为为0，则表明先前送出的数据已被打印，可以，则表明先前送出的数据已被打印，可以 再送下一个数据；再送下一个数据； 若状态位若状态位D2为为1，则表明先前送出的数据还没打印，就不，则表明先前送出的数据还没打印，就不 能再送数据出去；能再送数据出去； STROB BUSY

18、 ACK (输出设备 输出设备) 21 前例前例-打印机接口握手时序图打印机接口握手时序图 BUSY(D2) 数据有效数据有效 DATA 数据有效数据有效 ACK (触发信号) 5 s STROB (控制总线) 5 s 1. 发送方查询发送方查询BUSY状态信号状态信号 2. 当当BUSY“0”时，发送方发送数据时，发送方发送数据 3.发送方用控制信号发送方用控制信号/STROB锁存数据，该信号至少维持锁存数据，该信号至少维持5s 4. /STROB信号导致信号导致BUSY信号变为高电平信号变为高电平 5.接收方用接收方用/ACK状态信号表示数据收到，该信号至少维持状态信号表示数据收到，该信号

19、至少维持5s 6. /ACK信号导致信号导致BUSY信号变为低电平信号变为低电平 程序控制方式总结程序控制方式总结 一一无条件控制（同步控制）无条件控制（同步控制） 1. 特点特点：要求外设要求外设数据变化缓慢，操作时间固定，可以被认为数据变化缓慢，操作时间固定，可以被认为 始终处于就绪状态，如一组开关或始终处于就绪状态，如一组开关或LED显示管。显示管。 2. 优点：优点：简单，简单， CPU随时可无条件读随时可无条件读/写数据。写数据。 3. 缺点：缺点：无法保证数据总是有效，适用面窄。无法保证数据总是有效，适用面窄。 二二条件控制（查询控制）条件控制（查询控制） 1. 特点：特点： CP

20、U主动、外设被动。执行主动、外设被动。执行I/O操作时操作时CPU总要先查总要先查 询外设状态；若传输条件不满足时，询外设状态；若传输条件不满足时，CPU等待直到条件满足。等待直到条件满足。 2. 优点：优点：解决了解决了CPU与外设之间的同步问题，可靠性高。与外设之间的同步问题，可靠性高。 3. 缺点：缺点：CPU利用率低，低优先级外设可能无法及时得到服务利用率低，低优先级外设可能无法及时得到服务 中断中断式式I/O传输方式传输方式 I/O设备准备接收设备准备接收/发送发送 数据的期间：数据的期间： CPU处于等待状态；处于等待状态； 不断查询不断查询I/O设备的状态。设备的状态。 程序控制

21、式程序控制式I/O传传 输降低了系统的输降低了系统的 整体性能整体性能 改善方式 中断控制式中断控制式I/O传输传输 可提高传输效率可提高传输效率 （消除等待时间）（消除等待时间） CPU发发I/O命令到外设；命令到外设； CPU做其他程序该执行做其他程序该执行 的任务；的任务； I/O设备准备好数据传输设备准备好数据传输 了，以了，以中断申请中断申请的方式的方式 通知通知CPU； CPU以以中断服务中断服务方式去方式去 执行执行I/O传送；传送； 结束后，结束后，CPU恢复原本恢复原本 的任务的任务 24 中断控制方式中断控制方式I/O接口原理图接口原理图 中断请求 触发器 Q R D 数据

22、缓冲 端口译码 端口译码控制端口 中断屏蔽触 发器 QD +5V WR 外 设 READY DBAB DB INTR INTA 接口避免了接口避免了CPU 反复低效率的查询，适用于反复低效率的查询，适用于CPU任务任务 繁忙、而数据传送不太频繁的系统中。繁忙、而数据传送不太频繁的系统中。 外设应具有必要的联络握手信号作为外设应具有必要的联络握手信号作为中中断请求断请求信号；信号； 中断可被响应的条件：中断可被响应的条件： 中断请求触发器置位；中断请求触发器置位； 中断屏蔽触发器清零；中断屏蔽触发器清零； CPU内部开放中断；内部开放中断； CPU未处理更高级中断；未处理更高级中断； CPU现行

23、指令执行完；现行指令执行完； 优 先 级 排 队 中断控制方式的特点中断控制方式的特点 一一可以实现可以实现实时实时故障处理故障处理 二二可以实现可以实现CPU与外设及外设与外设之间的与外设及外设与外设之间的并行并行工作工作 CPU处理流程处理流程 中断服务程序中断服务程序 非预料事件非预料事件 中中 断断 请请 求求 中中 断断 响响 应应 中中 断断 返返 回回 启启 动动 启启 动动 外部设备外部设备 现行现行 主程序主程序 中断服务中断服务 子程序子程序 CPU 中中 断断 请请 求求 启启 动动 中中 断断 响响 应应 中中 断断 返返 回回 申请申请 响应响应 执行执行 返回返回

24、中中 断断 系系 统统 组成：计算机中实现中断功能的软、硬件的总称，组成：计算机中实现中断功能的软、硬件的总称， 一般包括一般包括CPUCPU内部配置的内部配置的中断机构中断机构、外设、外设接口接口中设计的中设计的 中断控制器及各类中断控制器及各类中断服务子程序中断服务子程序。 功能：功能：中断及返回；优先级排队和嵌套中断及返回；优先级排队和嵌套 中断源，中断类型号，中断向量中断源，中断类型号，中断向量 断点，现场断点，现场 中断嵌套中断嵌套，中断优先级中断优先级，中断屏蔽，中断屏蔽 中断处理过程中断处理过程 检测、判优、响应、处理、返回检测、判优、响应、处理、返回 27 简单中断接口中的软硬

25、件功能简单中断接口中的软硬件功能 S R CP DQ 外设发出的中外设发出的中 断请求信号断请求信号 CPU中断请求中断请求 复位信号复位信号 5V 送至总线的中送至总线的中 断请求引脚断请求引脚 CPU中断请求中断请求 允许信号允许信号 硬件需完成的功能：硬件需完成的功能： 可产生稳定的中断请求信号可产生稳定的中断请求信号 可屏蔽该中断请求信号可屏蔽该中断请求信号 可清除该中断请求信号可清除该中断请求信号 软件需完成的功能：软件需完成的功能： 产生中断请求允许信号产生中断请求允许信号 产生中断请求复位信号产生中断请求复位信号 装载中断服务子程序装载中断服务子程序 将用户中断服务子程序的入口地

26、址将用户中断服务子程序的入口地址 放入中断向量表放入中断向量表 28 相关概念相关概念:源、类型号、向量源、类型号、向量 中断源：中断源：发出中断请求的来源（软件或硬件）发出中断请求的来源（软件或硬件） 中断类型号：中断类型号：为区分不同中断源进行的编号为区分不同中断源进行的编号 中断向量：中断向量：中断服务子程序的入口地址中断服务子程序的入口地址 执行中断指令 INT N、INTO 等 中 断 控 制 逻 辑 自动产生的中断 除法错中断 单步中断 断点中断 溢出中断等 系统掉电 INTR 引脚 中 断 控 制 器 NMI 引脚 内存奇偶校验错 中断 接口 电路 键盘 打印机 串行口 CPU

27、内部 异常异常 （不可屏（不可屏 蔽中断）蔽中断） 10150H MOV R1, 0 ADD R1, R2 MOV 20H , R1 PUSH R1 CPU CPU在执行此指令时，在执行此指令时， 某中断源发申请中断某中断源发申请中断; ; CPU CPU在执行完该指令后，在执行完该指令后， 转去执行中断子程转去执行中断子程序序 断点断点 相关概念相关概念: 断点断点、现场、现场 断点断点：指：指CPU执行的现行程序（主执行的现行程序（主 程序）被中断时的下一条指令的地址；程序）被中断时的下一条指令的地址； 现场现场：指执行中断服务程序前：指执行中断服务程序前CPU的的 运行状态，如运行状态，

28、如CPU内部各寄存器值内部各寄存器值等；等； CPU CPU执行完中断执行完中断服务服务子子 程程序后返回这里继续执行序后返回这里继续执行 主程序主程序 中断时，必中断时，必 须被保护须被保护 （通常压入（通常压入 堆栈保存）堆栈保存） 相关概念相关概念:中断嵌套中断嵌套 CPU执行流程执行流程 中断服务程序中断服务程序1 非预料事件非预料事件1 中断服务程序中断服务程序2 非预料事件非预料事件2 中断嵌套的条件：中断嵌套的条件： 1）中断服务子程序）中断服务子程序1执行过程中执行过程中允许中断允许中断； 2）新到来的中断应比原中断的）新到来的中断应比原中断的优先级高优先级高； 注：为保护主程

29、序及各级中断服务程序的数据不被破坏，所注：为保护主程序及各级中断服务程序的数据不被破坏，所 有中断服务程序均应进行有中断服务程序均应进行保护及恢复操作保护及恢复操作； 中断的软件判优法中断的软件判优法 至至CPU的的 中断输入引脚中断输入引脚 + 由外设设置的由外设设置的 中断请求寄存器中断请求寄存器 1 2 3 4 5 6 7 8 可由程序设置的可由程序设置的中断允中断允 许寄存器许寄存器 1 2 3 4 5 6 7 8 设备优先级由软设备优先级由软 件查询流程确定。件查询流程确定。 试画出工作流程；试画出工作流程； 考虑如何得到中断类型号；考虑如何得到中断类型号； 中断优先权编码电路中断优

30、先权编码电路（硬件判优（硬件判优1） 8-3 编 码 器 A2 A1 A0 B2 B1 B0 比 较 器 AB 1 2 中断请求信号中断请求信号 + 至CPU的 中断输入中断输入 引脚引脚 优先权失效信号优先权失效信号 （当前无正处理的中断）（当前无正处理的中断） + 优先 权寄 存器 CPU 1 2 3 4 5 6 7 8 可由程序设置的可由程序设置的 中断允许寄存器中断允许寄存器 由外设设置的由外设设置的 中断请求寄存器中断请求寄存器 1 2 3 4 5 6 7 8 设备优先级由编码器连接方设备优先级由编码器连接方 式确定。式确定。 （当前正处（当前正处 理的中断优理的中断优 先级编码）先

31、级编码） 设备优先级由链式设备优先级由链式 电路连接顺序确定。电路连接顺序确定。 菊花链式排队电路菊花链式排队电路（硬件判优（硬件判优2） B1 B2 H1 H2 G1 G2 CPU的的中断响中断响 应信号应信号 到设备1的中断 响应信号输出 到设备2的中断 响应信号输出 到设备7的中断 响应信号输出 到设备8的中断 响应信号输出 1 2 3 4 5 6 78 可由程序设置的可由程序设置的 中断允许寄存器中断允许寄存器 由外设设置的由外设设置的 中断请求寄存器中断请求寄存器 至CPU的 中断输入引脚中断输入引脚+ 1 2 3 4 5 6 78 A1 A2 中断处理过程中断处理过程 一一中断检测

32、中断检测 是否有中断请求是否有中断请求 一般在每个指令周期结束时由一般在每个指令周期结束时由CPU硬件自动检测）硬件自动检测） 二二中断判优中断判优 确认已有中断请求中优先级最高的中断源；确认已有中断请求中优先级最高的中断源； 一般一般CPUCPU内部和接口电路中都会进行判优；内部和接口电路中都会进行判优； 三三中断响应中断响应 保护断点、现场，并获取中断向量；保护断点、现场，并获取中断向量； 一般由一般由CPUCPU内部硬件自动完成内部硬件自动完成 ； 四四中断服务中断服务 运行用户自行编制的服务子程序；运行用户自行编制的服务子程序； 五五中断返回中断返回 恢复现场、断点；恢复现场、断点；

33、一般由一般由CPUCPU内部硬件自动完成内部硬件自动完成 ； 中断向量表中断向量表 直接存储器访问（直接存储器访问（DMA）方式）方式 程序查询传送方式的特点程序查询传送方式的特点 不能实时响应，电路简单；不能实时响应，电路简单； 适用于简单的无实时性要求的场合；适用于简单的无实时性要求的场合； 需要需要CPU参与；参与； 程序中断传送方式的特点程序中断传送方式的特点 实时响应，需要中断控制电路；实时响应，需要中断控制电路； 适用于传输数据量较少，而要求实时性较高的场合；适用于传输数据量较少，而要求实时性较高的场合； 需要需要CPU参与；参与； DMA方式方式 实时响应，需要实时响应，需要DM

34、A控制电路；控制电路； 适用于适用于M、I/O之间之间大量数据大量数据的高速传输；的高速传输； CPU不参与不参与； 36 DMA控制器结构控制器结构 数据缓数据缓 冲器冲器 地址缓地址缓 冲器冲器 数据总线数据总线地址总线地址总线 时序控制逻辑时序控制逻辑 IOR MEMRMEMW 片选片选 IOW CLK 计数指示计数指示 复位复位 总线仲总线仲 裁逻辑裁逻辑 DMA控控 制逻辑制逻辑 地址寄地址寄 存器存器 计数寄计数寄 存器存器 状态寄状态寄 存器存器 总线请求总线请求DMA响应响应 DMA请求请求总线响应总线响应 外设申请外设申请 DMA操作操作 总线响应总线响应 DMA请求请求 D

35、MAC 初始化初始化 DMAC传输传输 信号线信号线 存储器存储器CPUDMACI/O 地址总线地址总线AB 数据总线数据总线DB 控制总线控制总线CB DMA传送过程传送过程 n可在可在I/O设备和存储器之间直接传送数据。设备和存储器之间直接传送数据。 n一般用于高速批量数据的传输一般用于高速批量数据的传输 n传送时，源和目的均直接由硬件指定。传送时，源和目的均直接由硬件指定。 n传输的数据块长度需要指定，计数由硬件自动进行。传输的数据块长度需要指定，计数由硬件自动进行。 n在一批数据传输完成后，一般通过中断方式通知在一批数据传输完成后，一般通过中断方式通知CPU进行后续处理。进行后续处理。

36、 nCPU和和I/O设备能在一定程度上并行工作，效率高。设备能在一定程度上并行工作，效率高。 37 I/O DMA请求请求 DMAC 总线请求总线请求 CPU 总线响应总线响应 DMA响应响应 38 无握手并行接口无握手并行接口-按键接口按键接口 38 一一线性键盘（独立键盘）线性键盘（独立键盘） 每一个按键需要占用每一个按键需要占用I/O端口的一根口线端口的一根口线 二二矩阵键盘矩阵键盘 所有按键按行、列排列，较节约所有按键按行、列排列，较节约I/O口线口线 非编码键盘非编码键盘：主：主CPU处理按键的操作，降低了主处理按键的操作，降低了主CPU的效率的效率 编码键盘编码键盘： 使用专用的使

37、用专用的CPU（单片机）处理按键操作，（单片机）处理按键操作， 缓减主缓减主CPU的负担的负担 并 行 端 口 VCC 8 位 并行 输入 端口 8 位 并行 输出 端口 +5V 10k 10k 10k 10k 第 0 行 第 1 行 第 2 行 第 8 行 第 0 列 第 1 列 第 2 列 第 3 列 第 8 列 39 采用扫描法的采用扫描法的88矩阵键盘矩阵键盘 8位 并行 输入 端口 8位 并行 输出 端口 +5V 10k 10k 10k 10k 第0行 第1行 第2行 第7行 第0列 第1列 第2列 第3列 第7列 第一步：判断是否有键按下第一步：判断是否有键按下 输出端口输出端口的

38、各位都为低电平，即的各位都为低电平，即各列都为各列都为0 0 读取输入端口数据读取输入端口数据，如果输入不等于，如果输入不等于FFHFFH，则有键被按下则有键被按下 第二步：确定按键号第二步：确定按键号 确定按键的列数：输出扫描值，使确定按键的列数：输出扫描值，使某一列为低电平，其它为高电平某一列为低电平，其它为高电平； 读取读取行值，看是否有行线处于低电平行值，看是否有行线处于低电平 确定按键的行数：循环右移行值，直到为确定按键的行数：循环右移行值，直到为0 0 40 行扫描法程序流程行扫描法程序流程 是否有行线为低？ 键盘 命令 处理 是 进位位为 0？ 否 扫描值循环左移一位， 使下一列

39、为低电平 键号 +8，计数值 -1 否 读入行值 行值循环右移一位 是 结束 是 全部扫描完？ 否 设键号 =0，计数器 =列数 列扫描初值 =11111110B 输出扫描值，使某一列为低电平 键值+1 采用行反转法的采用行反转法的88矩阵键盘矩阵键盘 1. A口输出口输出全全0（“00H”）。）。 2. B口输入口输入如为全如为全1 （“FFH”）则表明无键按下，）则表明无键按下， 退出；否则继续向下，退出；否则继续向下，B口读口读 入值包含按键所在列信息入值包含按键所在列信息 （如（如“FEH”表示按键在第表示按键在第0 列）列） 。 3. B口输出口输出（2）中读入的）中读入的 数据（如

40、数据（如“FEH”）。）。 4 . A口输入口输入按键所在行信息按键所在行信息 （如（如“FEH”表示按键在第表示按键在第0 行）。行）。 5.根据（根据（2）及（）及（4）中读入）中读入 的信息计算按键编码。的信息计算按键编码。 8 位位 并并 口口 B +5V 10k 10k 10k 10k 8 位位 并并 口口 A 0 1 2 0 7 1 2 7 42 无握手并行接口无握手并行接口-数码显示屏接口数码显示屏接口 共阴结构共阴结构：输入控制端为高电平时，对应的：输入控制端为高电平时，对应的LED亮亮 共阳结构共阳结构：输入控制端为低电平时，对应的：输入控制端为低电平时，对应的LED亮亮 多

41、位数码管组成的数码显示屏可以有动态和静态两多位数码管组成的数码显示屏可以有动态和静态两 种显示方式种显示方式 数码管显示数码管显示 代码见代码见 P.201 43 68数码显示屏静态显示接口数码显示屏静态显示接口 每位数码管每位数码管 的的8-bit8-bit段码段码 单独接一组单独接一组 数据线数据线 68数码显示屏动态显示接口数码显示屏动态显示接口 带锁存带锁存 功能的功能的 并行输并行输 出端口出端口 D0D7 D7 D6 D5 D4 D3 D2 D1 D0 D5 D4 D3 D2 D1 D0 位0 位1 位2 位3 位4 位5 D0D5 段选有效段选有效 位选有效位选有效 带锁存带锁存

42、 功能的功能的 并行输并行输 出端口出端口 数码屏显示方式数码屏显示方式 一一静态显示静态显示：显示位数少时使用：显示位数少时使用 各各位位（8段）输入控制端分别与接口电路的输出段）输入控制端分别与接口电路的输出 端相连，占用端相连，占用I/O端口资源多；端口资源多； 各各段段（LED）恒定地导通或截止；）恒定地导通或截止； 二二动态显示动态显示：显示位数多时使用：显示位数多时使用 各位共享输入控制端，占用各位共享输入控制端，占用I/O端口资源少；端口资源少； 需同时进行需同时进行位选位选（选中被点亮的位）和（选中被点亮的位）和段选段选（输（输 入控制端确定各入控制端确定各LED的发光情况）的

43、发光情况） 各位轮流显示一遍的总时间不能过长各位轮流显示一遍的总时间不能过长（不大于（不大于 20ms）；）； 带握手信号的并行接口带握手信号的并行接口 46 并行打印机接口并行打印机接口 47 模模/数转换接口数转换接口 48 可编程可编程接口的输入接口的输入/输出引脚输出引脚 49 I/O 引脚引脚 上拉控上拉控 制位制位 三态输出三态输出 控制位控制位 I/O数据输出数据输出 复用信号输出复用信号输出 多功能复多功能复 用选择位用选择位 毛刺毛刺 滤除滤除 毛刺滤除毛刺滤除 控制位控制位 边沿边沿 检测检测 中断允中断允 许位许位 其他其他I/O中中 断请求信号断请求信号 PIO中断中断

44、 请求信号请求信号 I/O数据输入数据输入 I/O中断状态中断状态 电源电源 多功能引脚：通过编程设置相关控制寄存器的值多功能引脚：通过编程设置相关控制寄存器的值 来改变引脚的功能来改变引脚的功能输入、输出输入、输出/ /复用输出复用输出 可编程并行接口可编程并行接口(Intel 8255A) 50 A1A0A1A0功能功能 0000端口端口A A 0101端口端口B B 1010端口端口CC 1111命令寄存器命令寄存器 /CS/CS和和/RD/RD 或或/WR/WR有效有效 时，可传输时，可传输 数据数据 控制寄存器控制寄存器 51 工作方式控制字工作方式控制字 1 D7D6D5D4D3D

45、2D1D0 0 输出输出 1 输入输入PC3PC0 B口口 0 输出输出 1 1 输入输入 0 方式方式0 1 方式方式1 B口工作方式口工作方式 PC7PC4 0 输出输出 1 输入输入 A口口 0 输出输出 1 输入输入 特征位特征位，D7=1表示是方式控制字表示是方式控制字 A口工作方式口工作方式 00 方式方式0 01 方式方式1 1x 方式方式2 82558255的控制寄存器包的控制寄存器包 含含两个两个控制字（寄存控制字（寄存 器），占用器），占用一个端口一个端口 地址地址，使用，使用特征位特征位识识 别。别。 52 0 D7D6D5D4D3D2D1D0 0 复位复位 1 置位置位

46、 设置内容设置内容 特征位特征位，D7=0 表示是表示是C口按位口按位 置位置位/复位控制字复位控制字 无意义无意义 选择操作位选择操作位 C口置口置/复位控制字复位控制字 D3 D2 D1C端口位端口位 0 0 0PC0 0 0 1PC1 0 1 0PC2 0 1 1PC3 1 0 0PC4 1 0 1PC5 1 1 0PC6 1 1 1PC7 53 8255有有3种工作方式：种工作方式：方式方式0、方式、方式1、方式、方式2 一一方式方式0 基本输入基本输入/输出方式输出方式 PA、PB、PC口（高口（高4位、低位、低4位），任意一个口可位），任意一个口可 作输入口或输出口作输入口或输出口

47、 两种数据传送方式：两种数据传送方式： 无条件传送方式：无条件传送方式：不需任何应答联络信号。认不需任何应答联络信号。认 为外设随时是准备好的，如键盘，显示器为外设随时是准备好的，如键盘，显示器 查询传送方式：查询传送方式：需要联络信号，这时，需要联络信号，这时，PA、 PB作数据口，人为定义作数据口，人为定义PC口作控制信号提供口作控制信号提供 外设状态、外设选通信号，可设置为外设状态、外设选通信号，可设置为4位作输位作输 入、入、4位作输出位作输出 82558255的工作方式的工作方式 54 82558255的工作方式的工作方式 二二方式方式1 选通选通输入输入/输出方式输出方式 一一PA

48、口、口、PB口口作作输入输入或或输出输出口，口，PC口自动提供固口自动提供固 定关系的选通信号和应答信号定关系的选通信号和应答信号 A组组： PA口为数据口，口为数据口，PC口高五位作联络信口高五位作联络信 号号 B组组： PB口为数据口，口为数据口，PC口低三位作联络信口低三位作联络信 号号 在方式在方式1下，下，A口和口和B口的输入带缓冲，输出口的输入带缓冲，输出 带有锁存。带有锁存。 适用于适用于查询查询和和中断中断数据传送方式数据传送方式 55 PAPA口有方式口有方式0 0、1 1、2 2 PBPB口有方式口有方式0 0、1 1，没有方式，没有方式2 2 PCPC口只有方式口只有方式

49、0 0 82558255的工作方式的工作方式 三三方式方式2双向双向输入输入/输出方式输出方式 一一只有只有PA口能够设定为方式口能够设定为方式2，8位双向数据口，位双向数据口， 能读能写能读能写 PC口的口的PC3PC7共共5位作位作PA口数据输入口数据输入/输输 出的联络信号出的联络信号 PB口不能工作在方式口不能工作在方式2，仍可工作在方式，仍可工作在方式0或方式或方式 1 可编程并行可编程并行端口的联络信号端口的联络信号 56 双双 向向 端端 口口 单单 向向 端端 口口 57 数据线数据线D0D7接接P0口口 RDWRRDWR 接单片机的接单片机的、 、 复位线复位线RESET接到复位电路，与接到复位电路，与CPU一起复位一起复位 例：例：82558255与与CPUCPU（89S5189S51）的连接）的连接 58 D7D6D5D4D3D2D1D0 控制控制 字字 例：某例：某8255A占用端口地址范围占用端口地