数字电子技术第四章的PPT(徐丽香,第二版)

1、第第4 4单元单元 常用组合逻辑电路模块常用组合逻辑电路模块 通过这一单元的学习，主要掌握如下知识：通过这一单元的学习，主要掌握如下知识： 1 1掌握编码器、译码器、数据选择器、数掌握编码器、译码器、数据选择器、数 据分配器、数值比较器和加法器的功能。据分配器、数值比较器和加法器的功能。 2熟练使用某一型号的编码器、译码器。熟练使用某一型号的编码器、译码器。 学习内容学习内容 常用组合逻辑电路模块的品种很多，常用组合逻辑电路模块的品种很多， 主要有主要有全加器、编码器、译码器、数据全加器、编码器、译码器、数据 分配器、数据选择器、数值比较器分配器、数据选择器、数值比较器等。等。 4.1 4.1

2、 概述概述 对逻辑电路的学习主要掌握电路的端对逻辑电路的学习主要掌握电路的端 子名称、作用以及有效控制电平。子名称、作用以及有效控制电平。 4.2 编码器编码器 二进制编码：输入二进制编码：输入M M位代码位代码 ，输出，输出N N位位二二 进制进制代码代码 M2M2N N 编码：用文字、符号或数码表示特定的对象。编码：用文字、符号或数码表示特定的对象。 4.2 编码器编码器 逻辑功能：任何一个输入端接低电平时，三个逻辑功能：任何一个输入端接低电平时，三个 输出端有一组对应的二进制代码输出输出端有一组对应的二进制代码输出 （一）二进制编码器（一）二进制编码器 将输入信号编成二进将输入信号编成二

3、进 制代码的电路制代码的电路 任何时刻只允许一个输入端有信号输入任何时刻只允许一个输入端有信号输入 （1）二）二十进制编码器十进制编码器 十个按键十个按键84218421码编码器功能表码编码器功能表 （2 2）优先编码）优先编码 二二- -十进制（十进制（9-49-4）优先编码器）优先编码器74HC14774HC147 二二- -十进制（十进制（9-49-4）优先编码器）优先编码器74HC14774HC147功能表功能表 利用编码器的使能端来实现扩展。利用编码器的使能端来实现扩展。 如如7414874148是是8-38-3线编码器，只能对线编码器，只能对8 8条输入线条输入线 进行编码，但如要

4、对进行编码，但如要对1616条输入线进行编码，条输入线进行编码， 则可以用两块则可以用两块7414874148进行编码，编码输出进行编码，编码输出4 4 位二进制码的优先编码器。位二进制码的优先编码器。 （3 3）编码器的扩展）编码器的扩展 7414874148的扩展的扩展 串行扩展实现的串行扩展实现的1616线线4 4线优先编码器线优先编码器 n将将N个输入转换成对应的个输入转换成对应的M个输出的过程。个输出的过程。 nM2N n类型：全部译码和部分译码；类型：全部译码和部分译码； n 二进制译码和代码译码器。二进制译码和代码译码器。 4.3 译码器及数码显示电路译码器及数码显示电路 4.3

5、.1 二进制译码器二进制译码器 二进制二进制 译码器译码器 输入输输入输 出满足：出满足： m=2=2n n 译码输入译码输入 译码输出译码输出 a1 a0 y0 y1 y2 y3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1 2位二进制译码器位二进制译码器 译码输入译码输入 译码输出译码输出 a1 a0 y0 y1 y2 y3 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 2位二进制译码器位二进制译码器 38译码器译码器74LS138 EN = 1（ ） 0SS 1S 32 1 、 EN=0

6、，禁止译码，禁止译码， 输出均为输出均为 使能端使能端 输输 出出 端端 输入端输入端 74138集成译码器的功能表 译码功能：根据输出引脚哪一条线有效，译码功能：根据输出引脚哪一条线有效， 就可知道具体输入的二进制代码是哪一种就可知道具体输入的二进制代码是哪一种 组合。组合。 想一想想一想：10位地址输入线最多可以表示多少种不同的位地址输入线最多可以表示多少种不同的 地址，地址，10根输入线的二进制数译码器的输出线为多少？根输入线的二进制数译码器的输出线为多少？ 可否采用某种传输方式来减少输出线数？可否采用某种传输方式来减少输出线数？ 从真值表可得输出逻辑函数从真值表可得输出逻辑函数表达式表

7、达式为：为： 01 23 0 1 22 0 121 0120 AAAY AAAY AAAY AAAY 012 7 0 12 6 0 1 2 5 01 2 4 AAAY AAAY AAAY AAAY 从表达式中可知每一个输出相当于是从表达式中可知每一个输出相当于是3 3变量的全变量的全 部最小项取反。有些译码器其每一个输出直接就是最部最小项取反。有些译码器其每一个输出直接就是最 小项的形式。小项的形式。 n例例31：用译码器实现电视频段的选择。：用译码器实现电视频段的选择。 电视信号通常分为三个频段：电视信号通常分为三个频段：VL、VH和和 U。如选中一个频段，则由相应的输出端。如选中一个频段，

8、则由相应的输出端 输出输出12V电压给后面的电路。电压给后面的电路。 2、二、二十进制译码器（又称十进制译码器（又称BCD译码器）译码器） 二二十进制译码器是输入编码是十进制译码器是输入编码是BCDBCD码，输码，输 出有出有1010根引线与输入根引线与输入1010个个BCDBCD编码对应。编码对应。 BCDBCD码有多种，对应着多种译码器，常用的码有多种，对应着多种译码器，常用的 是是8421BCD8421BCD译码器。译码器。 BCDBCD码译码器都有码译码器都有4 4个输入端，个输入端，1010个输出端，个输出端， 常称之为常称之为 4 41010线译码器线译码器, ,也是一种唯一地址译

9、也是一种唯一地址译 码器。码器。 8421BCED8421BCED译码器译码器74HC4274HC42 8421BCED8421BCED译码器译码器74HC4274HC42真值表真值表 3.唯一地址译码器的应用唯一地址译码器的应用 计算机系统中利用译码器选通器件示意图计算机系统中利用译码器选通器件示意图 4七段数字显示译码器七段数字显示译码器 在数字系统中计数器、定时器、数字电压表等方面，需要在数字系统中计数器、定时器、数字电压表等方面，需要 将表示数字信息的二进制数以人们习惯的十进制数形式显示出将表示数字信息的二进制数以人们习惯的十进制数形式显示出 来，以便查看，因此，数字显示电路是许多数字

10、设备不可缺少来，以便查看，因此，数字显示电路是许多数字设备不可缺少 的部分。数字显示电路通常由译码器、驱动器和显示器等部分的部分。数字显示电路通常由译码器、驱动器和显示器等部分 组成。组成。 脉冲信号脉冲信号 计数器计数器 译码器译码器驱动器驱动器 显示器显示器 （1 1）数码显示器件）数码显示器件 数码显示器件种类繁多，其作用是用以显示数字和符号。数码显示器件种类繁多，其作用是用以显示数字和符号。用用 于十进制数的显示，目前使用较多的是分段式显示器。如图于十进制数的显示，目前使用较多的是分段式显示器。如图4.94.9 是七段显示器显示字段布局及字形组合。是七段显示器显示字段布局及字形组合。

11、七段显示器主七段显示器主 要有荧光数码管和要有荧光数码管和 半导体显示器、液半导体显示器、液 晶数码显示器。半晶数码显示器。半 导体（发光二极管）导体（发光二极管） 显示器是数字电路显示器是数字电路 中比较方便使用的中比较方便使用的 显示器。它有共阳显示器。它有共阳 极和共阴极两种接极和共阴极两种接 法，如图所示。法，如图所示。 （1 1）数码显示器件）数码显示器件 (2)(2)数字显示译码器数字显示译码器 数字显示译码器将数字显示译码器将BCDBCD代码代码 译成数码管显示字所需要的译成数码管显示字所需要的 相应高、低电平信号，使数相应高、低电平信号，使数 码管显示出码管显示出BCDBCD代

12、码所表示代码所表示 的对应十进制数，这是一种的对应十进制数，这是一种 代码译码器。代码译码器。 74HC451174HC4511是是8421BCD8421BCD码七段码七段 显示译码器。显示译码器。 74HC511与显示器的连接示意与显示器的连接示意 图，如图所示。图，如图所示。 想一想：想一想： 1电梯楼层显示电路，按动标有电梯楼层显示电路，按动标有1、2、 3、4、5、6、7、8的其一按键时，为什的其一按键时，为什 么可显示相应的数字？根据你的知识尝试么可显示相应的数字？根据你的知识尝试 解析其原理。解析其原理。 2计算机内字符是如何保存和显示？字计算机内字符是如何保存和显示？字 符的代码

13、与字形是否相同？字库是什么？符的代码与字形是否相同？字库是什么？ 字库存放的是字符的代码还是字形？字库存放的是字符的代码还是字形？ 在多个通道中选择其中的某一路，或在多个通道中选择其中的某一路，或 个信息中个信息中 选择其中的某一个信息传送或加以处理，选择其中的某一个信息传送或加以处理， 将传送来的或处理后的信息分配到各通道去。将传送来的或处理后的信息分配到各通道去。 数据选择器数据选择器 数据分配器数据分配器 多输入多输入一输出一输出 选择选择 一输入一输入多输出多输出 分配分配 4.4 4.4 数据选择器和数据分配器数据选择器和数据分配器 1、数据分配器、数据分配器 (1)数据分配器的逻辑

14、功能数据分配器的逻辑功能 数据分配器有一根输入线，数据分配器有一根输入线，n根地址线根地址线 (又称为选择控制线又称为选择控制线)和和2n根输出线。根根输出线。根 据据n个选择变量的不同代码组合来选择个选择变量的不同代码组合来选择 输入数据从哪个输出通道输出。输入数据从哪个输出通道输出。 (a) 方框图方框图 （b b）用译码器实现分配器）用译码器实现分配器 （c)c)逻辑符号逻辑符号 一一 输输 入入 多输入出多输入出 (2)数据分配器的实现电路数据分配器的实现电路 有有2 2n n根输入线，根输入线，n n根选择控制线和一根输根选择控制线和一根输 出线。根据出线。根据n n个选择变量的不同

15、代码组合，个选择变量的不同代码组合， 在在2 2n n个不同输入中选一个送到输出。个不同输入中选一个送到输出。 2.数据选择器数据选择器 (1)(1)数据选择器的逻辑功能数据选择器的逻辑功能 (2)(2)数据选择器数据选择器 的实现电路的实现电路 数据选择器的主体电数据选择器的主体电 路一般是与或门阵列（也路一般是与或门阵列（也 有用传输门开关和门电路有用传输门开关和门电路 混合组合而成的）。混合组合而成的）。 SSDSSDSSDSSDY 013 0 120 1 1 01 0 可见，输出可见，输出Y Y取决于选择变量取决于选择变量 S S1 1S S0 0的不同组合。当的不同组合。当S1S0=

16、00时，时， Y=D0 0；当；当S1S0=01时，时，Y=D1； 当当S1S0=10 0时，时，Y=D2；当；当 S1S0=11时，时，Y=D3。 四路选择器四路选择器 数据选择器在智能小区的应用数据选择器在智能小区的应用 (3)数据选择器和分配器的应用数据选择器和分配器的应用 由译码器连由译码器连 成的数据成的数据 分配器分配器 0 0 00 0 0 0 0 1 1 1 1 0 0 译码译码 禁止译码禁止译码 0 0 1 1 传送端传送端 接收端接收端 设设1位数值比较器输入位数值比较器输入 1位二进制数为位二进制数为A、B。 当当A大于大于B时，对应输时，对应输 出出YAB为高电平；为高

17、电平； 当当AB时，对应输出时，对应输出 YAB3B2 B1B0时，输出时，输出 F=1F=1，否则，否则F=0F=0， 若把若把F F当作进位，当作进位， 则该电路可实则该电路可实 现四舍五入。现四舍五入。 (2)中断优先判断电路中断优先判断电路 中断优先判别电路中断优先判别电路 工作原理工作原理 优先权编码器首先将外部中断请求信号排队，需要紧急优先权编码器首先将外部中断请求信号排队，需要紧急 处理的请求一般级别最高，优先权编码器把对应的输入位编处理的请求一般级别最高，优先权编码器把对应的输入位编 成三位二进制作为比较器的输入，比较器的另一端的数据输成三位二进制作为比较器的输入，比较器的另一

18、端的数据输 入连到现行状态寄存器的输出端，接受的数据是计算机正在入连到现行状态寄存器的输出端，接受的数据是计算机正在 处理的中断请求信号系统。处理的中断请求信号系统。 如果比较器如果比较器AB=1AB=1表示，当前的中断请求对象级别比现行表示，当前的中断请求对象级别比现行 处理的事件级别高，计算机必须暂停当前的事件处理转而响处理的事件级别高，计算机必须暂停当前的事件处理转而响 应新的中断请求。应新的中断请求。 如果如果AB=0AB=0表示，则表示中断请求对象级别比现行处理的表示，则表示中断请求对象级别比现行处理的 事件级别低，比较器不发出中断信号，直到计算机处理完当事件级别低，比较器不发出中断

19、信号，直到计算机处理完当 前的事件后再将现行状态寄存器中的状态清除，转向为别的前的事件后再将现行状态寄存器中的状态清除，转向为别的 低级中断服务。低级中断服务。 4.6.1半加器半加器 半加器可如组合逻辑电路分析的例半加器可如组合逻辑电路分析的例3.1中介绍中介绍 的用与非门组成，也可以如图的用与非门组成，也可以如图 (a)由异或门及由异或门及 与门组成。与门组成。 4.6 加法器加法器 全加器的真值表全加器的真值表 输入输入输出输出 AiBiCiSiCi+1 00000 00110 01010 01101 10010 10101 11001 11111 4.6.2全加器全加器 11位全加器位

20、全加器 全加器全加器：进行加数、被加：进行加数、被加 数和低位来的进位信号相数和低位来的进位信号相 加，并根据求和结果输出加，并根据求和结果输出 该位的进位信号。该位的进位信号。 据据3个二进制数相加及加法规则，不难列出全加器的真值表。表个二进制数相加及加法规则，不难列出全加器的真值表。表 中中Ai、Bi为两个为两个1位二进制数，位二进制数，Ci是低位的进位数，是低位的进位数，Si为全加和，为全加和， Ci+1是向相邻高位的进位数。是向相邻高位的进位数。 据表可得据表可得Si和和Ci+1的逻辑表达式：的逻辑表达式： iii i i ii ii i i i iii i iii i iii i i

21、 iii i ii ii ii ii i iii ii i i i i i ii BABAC CCBABABAC CBACBACBACBAC CBA BABACBABAC CBACBACBACBASi )( )()( )()( 1 由表达式画出全加器的逻辑图和逻辑符号，如下图由表达式画出全加器的逻辑图和逻辑符号，如下图 所示。所示。 用多个全加器可以组成多位二进制加法器，它是用多个全加器可以组成多位二进制加法器，它是 最基本的算术运算单元。例如它可以作加法运算。在最基本的算术运算单元。例如它可以作加法运算。在 计算机中用补码可以做减法运算，把乘法转化为连续计算机中用补码可以做减法运算，把乘法转

22、化为连续 的加运算，把除法转换为减法，再将减法转换为补码的加运算，把除法转换为减法，再将减法转换为补码 用加法来完成运算。用加法来完成运算。 2多位加法器多位加法器 （3）加法器的应用）加法器的应用 四位全加器构成的二四位全加器构成的二 进制加法器。加数，进制加法器。加数， 被加数分别存放在被加数分别存放在A A， B B两个变量寄存器，数两个变量寄存器，数 据可以来源于各种方据可以来源于各种方 式或是上一级运算器式或是上一级运算器 或是计算机的存储单或是计算机的存储单 元，进行的是加法运元，进行的是加法运 算还是减法运算则决算还是减法运算则决 定于所送入定于所送入A A，B B寄存寄存 器本

23、身的性质，由它器本身的性质，由它 们是原码还是反码所们是原码还是反码所 决定。决定。 (4)集成加法器的应用集成加法器的应用。 （1）加法器级联实现多位二进制数加法运算）加法器级联实现多位二进制数加法运算 图图(a)所示所示74283是一种典型的集成加法器。一片是一种典型的集成加法器。一片 74283只能进行只能进行4位二进制数的加法运算，将多片位二进制数的加法运算，将多片 74283进行级联，就可扩展加法运算的位数。进行级联，就可扩展加法运算的位数。 （2）用）用74283构成一位构成一位8421BCD码加法器。码加法器。 本单元学习指导本单元学习指导 编码器、译码器、数据选择器、数据分配器

24、加法编码器、译码器、数据选择器、数据分配器加法 器、数值比较器等是常用的组合电路器件。器、数值比较器等是常用的组合电路器件。 编码器主要是实现把一些数字、符号、文字等用编码器主要是实现把一些数字、符号、文字等用 二进制代码表示的器件。译码器相当于是编码器的二进制代码表示的器件。译码器相当于是编码器的 逆过程。数据选择器、数据分配器主要用于数据的逆过程。数据选择器、数据分配器主要用于数据的 传送，从而实现数据点对点的传送和数据传送的并传送，从而实现数据点对点的传送和数据传送的并 行行-串行的转换。数值比较器由于其可以比较数值的串行的转换。数值比较器由于其可以比较数值的 大小从而应用于一些判断电路

25、。加法器是大小从而应用于一些判断电路。加法器是CPU的核的核 心器件，可以完成加法和减法的运算。心器件，可以完成加法和减法的运算。 中规模集成电路大多数都设置了附加的控制端中规模集成电路大多数都设置了附加的控制端 （或称使能端、选通输入端、片选端、禁止端（或称使能端、选通输入端、片选端、禁止端 等）。这些控制端既可用于控制电路的状态等）。这些控制端既可用于控制电路的状态 （工作或禁止），又可作为输出信号的选通输（工作或禁止），又可作为输出信号的选通输 入端，还能用作输入信号的一个输入端以扩展入端，还能用作输入信号的一个输入端以扩展 电路功能。电路功能。 设计组合逻辑电路时应尽量选用集成电路。设计组合逻辑电路时应尽量选用集成电路。 要掌握查集成电路参数的方法。使用中规模集要掌握查集成电路参数的方法。使用中规模集 成电路来实现组合逻辑电路时，方法与使用小成电路来实现组合逻辑电路时，方法与使用小 规模集成电路基本一样。规模集成电路基本一样。 本单元学习指导本单元学习指导 实验四实验四 编码、译码和显示驱动电编码、译码和显示驱动电 路综合实验路综合实验 一、实验目的一、实验目的 熟悉编码器、七段译码器、熟悉编码器、七段