集成电路设计技术与工具Ch05MOS场效应管的特性

1、MOSFET 补充内容补充内容 2021/6/22 1 第五章第五章 MOS 场效应管的特性场效应管的特性 5.1 MOS场效应管 5.2 MOS管的阈值电压 5.3 体效应 5.4 MOSFET的温度特性 5.5 MOSFET的噪声 5.6 MOSFET尺寸按比例缩小 5.7 MOS器件的二阶效应 MOSFET 补充内容补充内容 2021/6/22 2 5.1 MOS场效应管场效应管 5.1.1 MOS管伏安特性的推导管伏安特性的推导 两个PN结： 1）N型漏极与P型衬底； 2）N型源极与P型衬底。 同双极型晶体管中的PN 结 一样， 在结周围由于载流 子的扩散、漂移达到动态平 衡，而产生了

2、耗尽层。 一个电容器结构： 栅极与栅极下面的区域形成一个电容器，是MOS管的核 心。 图 5.1 MOSFET 补充内容补充内容 2021/6/22 3 MOSFET的三个基本几何参数的三个基本几何参数 n 栅长:L n 栅宽:W n 氧化层厚度: tox tox S D n(p) poly-Si diffusion p+/n+p+/n+ WG L MOSFET 补充内容补充内容 2021/6/22 4 MOSFET的三个基本几何参数的三个基本几何参数 nLmin、 Wmin和 tox 由工艺确定 nLmin： MOS工艺的特征尺寸(feature size) 决定MOSFET的速度和功耗等众

3、多特性 nL和W由设计者选定 n通常选取L= Lmin，由此，设计者只需选取W nW影响MOSFET的速度，决定电路驱动能力和 功耗 MOSFET 补充内容补充内容 2021/6/22 5 MOSFET的伏安特性的伏安特性:电容结构 n 当栅极不加电压或加负电压时，栅极下面的区域保持P 型导电类型，漏和源之间等效于一对背靠背的二极管， 当漏源电极之间加上电压时，除了PN结的漏电流之外， 不会有更多电流形成。 n 当栅极上的正电压不断升高时，P型区内的空穴被不断 地排斥到衬底方向。当栅极上的电压超过阈值电压VT， 在栅极下的P型区域内就形成电子分布，建立起反型层， 即N型层，把同为N型的源、漏扩

4、散区连成一体，形成 从漏极到源极的导电沟道。这时，栅极电压所感应的 电荷Q为， Q=CVge 式中Vge是栅极有效控制电压。 MOSFET 补充内容补充内容 2021/6/22 6 非饱和时，在漏源电压Vds作用下，这些电荷Q将 在时间内通过沟道，因此有 dsds V L E LL 2 MOS的伏安特性的伏安特性 电荷在沟道中的渡越时间 为载流子速度，Eds= Vds/L为漏到源方向电场强度， Vds为漏到源电压。 为载流子迁移率： n n = 650 cm2/(V.s) 电子迁移率(nMOS) n p = 240 cm2/(V.s) 空穴迁移率(pMOS) MOSFET 补充内容补充内容 2

5、021/6/22 7 MOSFET的伏安特性的伏安特性方程推导方程推导 非饱和情况下，通过MOS管漏源间的电流Ids为： dsTgsge dsdsTgs ox ox dsdsTgs ox ox dsge ox ox ds ge ds VVVV VVVV L W t VVVV L W t VV Lt WL V L CV Q I 2 1 with 2 1 ) 2 1 ( 2 22 = .0 栅极-沟道间 氧化层介电常数, = 4.5, 0 = 0.88541851.10-11 C.V-1.m-1 Vge是栅级对衬底的有效控制电压 其值为栅级到衬底表面的电压减VT MOSFET 补充内容补充内容 2

6、021/6/22 8 当Vgs-VT=Vds时，满足: Ids达到最大值Idsmax， 其值为 V gs-VT=Vds，意味着近漏端的栅极有效控制电压 Vge=Vgs-VT-Vds=Vgs-Vds-VT = Vgd-VT =0 感应电荷为0，沟道夹断，电流不会再增大沟道夹断，电流不会再增大，因而， 这个 Idsmax 就是饱和电流。 0 ds ds dV dI 2 Tgs ox ox dsmax 2 1 VV L W t I MOS的伏安特性的伏安特性漏极饱和电流漏极饱和电流 MOSFET 补充内容补充内容 2021/6/22 9 MOSFET特性曲线 n 在非饱和区 线性工作区 n 在饱和区

7、 (Ids 与 Vds无关) . MOSFET是平方律平方律器件! Ids Vds0 线性区 饱和区 击穿区 11 bVaI gs CV ds ds 2 2Tgsds VVaI MOSFET 补充内容补充内容 2021/6/22 1 0 5.1.2 MOSFET电容的组成电容的组成 MOS电容是一个相当复杂的电容，有多层介质： 首先，在栅极电极下面有一层SiO2介质。SiO2下面是P型 衬底，衬底是比较厚的。最后，是一个衬底电极，它同 衬底之间必须是欧姆接触。 MOS电容还与外加电压有关。 1）当Vgs0时，栅极上的正电荷排斥了Si中的空穴， 在栅极下面的Si表面上，形成了一个耗尽区。 耗尽区

8、中没有可以自由活动的载流子，只有空穴被赶走 后剩下的固定的负电荷。这些束缚电荷是分布在厚度 为Xp的整个耗尽区内，而栅极上的正电荷则集中在栅 极表面。这说明了MOS电容器可以看成两个电容器的 串联。 l以SiO2为介质的电容器Cox l以耗尽层为介质的电容器CSi 总电容C为: 比原来的Cox要小些。 1 11 Siox CC C MOSFET 补充内容补充内容 2021/6/22 1 2 MOS电容电容束缚电荷层厚度 耗尽层电容的计算方法同PN结的耗尽层电容的计算方 法相同: 利用泊松公式 式中NA是P型衬底中的 掺杂浓度，将上式积分 得耗尽区上的电位差 ： 从而得出束缚电荷层厚度 A Si

9、Si qN 1 1 2 2 1 p Si A A Si X qN dxdxqN A Si p Nq X 2 MOSFET 补充内容补充内容 2021/6/22 1 3 MOS电容电容 耗尽层电容 这时，在耗尽层中束缚电荷的总量为， 它是耗尽层两侧电位差的函数，因此，耗尽层 电容为， 是一个非线性电容，随电位差的增大而减小。 ASi A Si ApA qNWL Nq WLNWLXqNQ2 2 q 22 1 2 2 1 ASi ASiSi qN WLqNWL dv dQ C MOSFET 补充内容补充内容 2021/6/22 1 4 MOS电容电容耗尽层电容特性 n随着Vgs的增大，排斥掉更多的空

10、穴，耗尽层 厚度Xp增大，耗尽层上的电压降就增大，因 而耗尽层电容CSi就减小。耗尽层上的电压降 的增大，实际上就意味着Si表面电位势垒的下 降，意味着Si表面能级的下降。 n一旦Si表面能级下降到P型衬底的费米能级， Si表面的半导体呈中性。这时，在Si表面，电 子浓度与空穴浓度相等相等，成为本征半导体。 MOSFET 补充内容补充内容 2021/6/22 1 5 MOS电容电容耗尽层电容特性(续) 3）若Vgs再增大，排斥掉更多的空穴，吸引了更多的 电子，使得Si表面电位下降，能级下降，达到低于 P型衬底的费米能级。这时，Si表面的电子浓度超 过了空穴的浓度，半导体呈N型，这就是反型层。

11、不过，它只是一种弱反型层。因为这时电子的浓度 还低于原来空穴的浓度。 随着反型层的形成，来自栅极正电荷发出的电 力线，已部分地落在这些电子上，耗尽层厚度的增 加就减慢减慢了，相应的MOS电容CSi的减小也减慢了。 MOSFET 补充内容补充内容 2021/6/22 1 6 4） 当Vgs增加，达到VT值，Si表面电位的下降，能级 下降已达到P型衬底的费米能级与本征半导体能级差 的二倍。它不仅抵消了空穴，成为本征半导体，而 且在形成的反型层中，电子浓度已达到原先的空穴 浓度这样的反型层就是强反型层。显然，耗尽层厚 度不再增加，CSi也不再减小。这样， 就达到最小值Cmin。 最小的CSi是由最大

12、的耗尽层厚度Xpmax计算出来的。 oxSi oxSi CC CC C MOS电容电容耗尽层电容特性(续) MOSFET 补充内容补充内容 2021/6/22 1 7 MOS电容电容凹谷特性 5）当Vgs继续增大，反型层中电子的浓度增加，来自栅极 正电荷的电力线，部分落在这些电子上，落在耗尽层束 缚电子上的电力线数目就有所减少。耗尽层电容将增大。 两个电容串联后，C将增加。当Vgs足够大时，反型层中 的电子浓度已大到能起到屏蔽作用，全部的电力线落在 电子上。这时，反型层中的电子将成为一种镜面反射， 感应全部负电荷，于是，C = Cox 。电容曲线出现了凹谷 形，如图6.2 。 必须指出，上述讨

13、论未考虑到反型层中的电子是哪 里来的。若该MOS电容是一个孤立的电容，这些电子只 能依靠共价键的分解来提供，它是一个慢过程，ms级。 MOSFET 补充内容补充内容 2021/6/22 1 8 MOS电容电容测量 若测量电容的方法是逐点测量法一种慢进 程，那么将测量到这种凹谷曲线。 图 5.2 MOSFET 补充内容补充内容 2021/6/22 1 9 MOS电容电容凹谷特性测量 n若测量电容采用高频方法，譬如，扫频方法，电 压变化很快。共价键就来不及瓦解，反型层就无 法及时形成，于是，电容曲线就回到Cox值。 n然而，在大部分场合，MOS电容与n+区接在一起， 有大量的电子来源，反型层可以很

14、快形成，故不 论测量频率多高，电压变化多快，电容曲线都呈 凹谷形。 MOSFET 补充内容补充内容 2021/6/22 2 0 5.1.3 MOS电容电容的计算的计算 MOS电容C仅仅是栅极对衬底的电容，不是外电路中可以观察 的电容Cg， Cs 和Cd。MOS电容C对Cg，Cd有所贡献。在源极 和衬底之间有结电容Csb，在漏极和衬底之间也有结电容Cdb。 另外，源极耗尽区、漏极 耗尽区都渗进到栅极下面的 区域。又，栅极与漏极扩散 区，栅极与源极扩散区都存 在着某些交迭，故客观上存 在着Cgs和Cgd。当然，引出 线之间还有杂散电容，可 以计入Cgs和Cgd。 图 5.3 MOSFET 补充内容

15、补充内容 2021/6/22 2 1 Cg、Cd的值还与所加的电压有关: 1）若若VgsVT，沟道建立，MOS管导通。MOS电容是 变化的，呈凹谷状，从Cox下降到最低点，又回到 Cox。这时，MOS电容C对Cg，Cd都有贡献，它们的 分配取决于MOS管的工作状态。 MOS电容的计算电容的计算 MOSFET 补充内容补充内容 2021/6/22 2 2 MOS电容的计算电容的计算 n 若处于非饱和状态非饱和状态，则按1/3与2/3分配，即 Cg = Cgs + 2/3C Cd = Cdb +1/3C 那是因为在非饱和状态下，与栅极电荷成比例的沟道 电流为 由Vgs和Vds的系数可知栅极电压Vg

16、s对栅极电荷的影 响力，与漏极电压Vds对栅极电荷的影响力为2:1的关 系，故贡献将分别为 2/3与1/3 。 dsdsTgs ox ds VVVV L W t I 2 1 MOSFET 补充内容补充内容 2021/6/22 2 3 MOS电容的计算电容的计算(续续) n 若处于饱和饱和状态，则 表明沟道电荷已与Vds无关，沟道已夹断。那么， Cg = Cgs + 2/3 C， Cd = Cdb + 0 n 在饱和状态下，沟道长度受到Vds的调制，L变小 2 ds 2 1 Tgs ox VV L W t I 2 ds 2 1 Tgs ox VV LL W t I MOSFET 补充内容补充内容

17、 2021/6/22 2 4 MOS电容的计算电容的计算(续续) 当Vds增加时，L增大，Ids增加，那是因为 载流子速度增加了，它与C的分配无关。然而， L的增大使得漏极耗尽层宽度有所增加，增大 了结电容。故， Cg = Cgs + 2/3C Cd = Cdb + 0 + Cdb MOSFET 补充内容补充内容 2021/6/22 2 5 深亚微米CMOS IC工艺的寄生电容(数据) Cap.N+Act. P+Act. PolyM1M2M3Units Area (sub.)5269378325108aF/um2 Area (poly)541811aF/um2 Area (M1)46 17aF

18、/um2 Area (M2)49aF/um2 Area (N+act.)3599aF/um2 Area (P+act.)3415aF/um2 Fringe (sub.)249261aF/um MOSFET 补充内容补充内容 2021/6/22 2 6 深亚微米CMOS IC工艺的寄生电容(图示) PolyPoly Electrode Metal1 Metal2 Poly P+P+P+N+N+ Metal3 N_well SUB 880 1383 22 13 109 51 4503 4526 48 15 9 864 46 3614 308363 21 40 86 7 34 1235 17 38

19、39 29 62 57 62 Cross view of parasitic capacitor of TSMC_0.35um CMOS technology MOSFET 补充内容补充内容 2021/6/22 2 7 5.2 MOSFET的阈值电压的阈值电压VT 阈值电压是MOS器件的一个重要参数。按MOS沟道 随栅压正向和负向增加而形成或消失的机理，存在着 两种类型的MOS器件： l耗尽型耗尽型(Depletion)：沟道在Vgs=0时已经存在。当 Vgs“负”到一定程度时截止。一般情况，这类器件用 作负载。 l增强型增强型(Enhancement)：在正常情况下它是截止的， 只有当Vgs

20、“正”到一定程度，才会导通，故用作开关。 MOSFET 补充内容补充内容 2021/6/22 2 8 VT的组成的组成 = 概念上讲, VT就是将栅极下面的Si表面从P型Si 变为N型Si所必要的电压。 它由两个分量组成, 即: VT= Us+ Vox =Us : Si表面电位; =Vox: SiO2层上的压降。 图 5.5 MOSFET 补充内容补充内容 2021/6/22 2 9 1. Us 的计算的计算 n 将栅极下面的Si表面从P/N型Si变为N/P型Si所必要的电 压Us 与衬底浓度Na有关。 n 在半导体理论中，P型半导体的费米能级是靠近满带的， 而N型半导体的费米能级则是靠近导带

21、的。要想把P型 变为N型，外加电压必须补偿这两个费米能级之差。 所以有: i a bp S n N q kT q Uln 2 2 图 5.4 MOSFET 补充内容补充内容 2021/6/22 3 0 2. Vox的计算的计算 Vox根据右图从金属 到氧化物到Si衬底 Xm处的电场分布曲 线导出: a iaSi ox a Nq nNkT C qN V 2 ox /ln4 0 X MOS -toxXm Eox E0 Exm E(X) MOSFET 补充内容补充内容 2021/6/22 3 1 a iaSi ox a i a oxsT Nq nNkT C qN n N q kT VUV 2 /ln

22、4 ln 2 VT的理想计算公式的理想计算公式 在工艺环境确定后，MOS管的阈值电压VT主要 决定于： 1. 衬底的掺杂浓度Na。 2. Cox MOSFET 补充内容补充内容 2021/6/22 3 2 5.3 MOSFET的体效应的体效应 前面的推导都假设源极和衬底都接地，认为Vgs是加在 栅极与衬底之间的。实际上，在许多场合，源极与衬底 并不连接在一起。通常，衬底是接地的，但源极未必接 地,源极不接地时对VT值的影响称为体效应(Body Effect)。 图 5.6 MOSFET 补充内容补充内容 2021/6/22 3 3 图5.7 某一CMOS工艺条件下，NMOS阈值 电压随源极-衬

23、底电压的变化曲线 MOSFET 补充内容补充内容 2021/6/22 3 4 5.4 MOSFET的温度特性的温度特性 MOSFET的温度特性主要来源于沟道中载流子的迁移率 和阈值电压VT随温度的变化。 载流子的迁移率随温度变化的基本特征是： T 由于 所以， T gm 阈值电压VT的绝对值同样是随温度的升高而减小： T VT VT(T) (2 4) mV/C VT的变化与衬底的杂质浓度Ni和氧化层的厚 度tox有关： (Ni , tox) VT(T) Tgs ox m VV L W t g MOSFET 补充内容补充内容 2021/6/22 3 5 5.5 MOSFET的噪声的噪声 MOSF

24、ET的噪声来源主要由两部分： n 热噪声(thermal noise) n 闪烁噪声(flicker noise，1/f-noise) MOSFET 补充内容补充内容 2021/6/22 3 6 MOSFET的噪声的噪声(续续) n 热噪声是由沟道内载流子的无规则热运动造成 的，通过沟 道电阻生成热噪声电压 veg(T，t)，其等效电压值可近似表 达为 f为所研究的频带宽度, T是绝对温度. n 设MOS模拟电路工作在饱和区, gm可写为 所以， 结论：结论：增加增加MOS的栅宽和偏置电流，可减小器件的热噪声的栅宽和偏置电流，可减小器件的热噪声。 f g Tv m 2 eg 3 2 DS ox

25、 m 2 I Lt W g 2 eg vW 2 eg vIds MOSFET 补充内容补充内容 2021/6/22 3 7 闪烁噪声(flicker noise，1/f -noise)的形成机理： 沟道处SiO2与Si界面上电子的充放电而引起。 闪烁噪声的等效电压值可表达为 K2是一个系数，典型值为31024V2F/Hz。 因为 1，所以闪烁噪声被称之为1/f 噪声。 1)时, 电路指标变化。 Parameter 参参数数 变变化化因因子子 备备注注 Voltage 电电压压 1/ Circuit density 电电路路密密度度 2 L W Device current 器器件件电电流流 1

26、/ Power 功功率率 1/ 2 Ids Vds Capacitance 电电容容 1/ Delay 沟沟道道延延迟迟 1/ Line resistance 连连线线电电阻阻 Line capacitance 连连线线电电容容 1/ Line response time 连连线线响响应应时时间间 1 RL CL Figure of merit 0 优优值值 2 1/L2 MOSFET 补充内容补充内容 2021/6/22 5 1 Scaling-down的三种方案的三种方案(续续) MOSFET特征尺寸按(1)缩减的众多优点： 电路密度增加2倍 VLSI, ULSI 功耗降低2倍 器件时延降

27、低倍 器件速率提高倍 线路上的延迟不变 优值增加2倍 这就是为什么人们把MOS工艺的特征尺寸做得一小 再小，使得MOS电路规模越来越大，MOS电路速率越 来越高的重要原因。 MOSFET 补充内容补充内容 2021/6/22 5 2 5.7 MOS器件的二阶效应 随着MOS工艺向着亚微米、深亚微米的方向发展， 采用简化的、只考虑一阶效应的MOS器件模型来进行 电路模拟，已经不能满足精度要求。此时必须考虑二阶 效应。 二阶效应出于两种原因： 1) 当器件尺寸缩小时，电源电压还得保持为5V，于是， 平均电场强度增加了，引起了许多二次效应。 2) 当管子尺寸很小时，这些小管子的边缘相互靠在一 起，产

28、生了非理想电场，也严重地影响了它们的特 性。 下面具体讨论二阶效应在各方面的表现。 MOSFET 补充内容补充内容 2021/6/22 5 3 5.7.1 L和和W的变化的变化 在一阶理论的设计方法中，总认为L、W是同 步缩减的，是可以严格控制的。事实并非如此， 真正器件中的L、W并不是原先版图上所定义的L、 W。原因之一在于制造误差，如右图所示；原因 之二是L、W定义本身就不确切，不符合实际情况。 图 5.9 MOSFET 补充内容补充内容 2021/6/22 5 4 L和和W的变化的变化(续续) 通常，在IC中各晶体管之间是由场氧化区（field oxide） 来隔离的。在版图中，凡是没有

29、管子的地方，一般都是 场区。场是由一层很厚的SiO2形成的。多晶硅或铝线在场 氧化区上面穿过，会不会产生寄生MOS管呢？不会的。 因为MOS管的开启电压为， 对于IC中的MOS管，SiO2层很薄，Cox较大，VT较小。 对于场区，SiO2层很厚，Cox很小，电容上的压降很大， 使得这个场区的寄生MOS管的开启电压远远大于电源电 压，即VTFVDD。这里寄生的MOS管永远不会打开，不 能形成MOS管(如图5.9b)。 FPSaSi ox FPFBT UqN C VV22 1 2 MOSFET 补充内容补充内容 2021/6/22 5 5 另外，人们又在氧化区的下面注入称为场注入区（field i

30、mplant）的 P+ 区，如下图所示。这样，在氧化区下面衬底的 Na值 较大，也提高 了寄生 MOS 管的开启电压。同时，这个注入区也用来控制表面的漏 电流。如果没有这个P+注入区，那么，两个MOS管的耗尽区很靠近， 漏电增大。由于P+是联在衬底上的，处于最低电位，于是，反向结隔 离性能良好，漏电流大大减小。 结论: 所以，在实际情况中，需要一个很厚的氧化区和一个注入区， 给工艺制造带来了新的问题。 图 5.10 场注入场注入 MOSFET 补充内容补充内容 2021/6/22 5 6 L和和W的变化的变化(续续) 制造步骤：先用有源区的mask，在场区外生成一个氮 化硅的斑区。然后，再以这

31、个斑区作为implant mask，注 入P+区。最后，以这个斑区为掩膜生成氧化区。然而，在 氧化过程中，氧气会从斑区的边沿处渗入，造成了氧化区 具有鸟嘴形（bird beak）。 Bird beak的形状和大小与氧化工艺中的参数有关，但是 有一点是肯定的，器件尺寸，有源区的边沿更动了。器件 的宽度不再是版图上所画的Wdrawn，而是W， W = Wdrawn2W 式中W就是bird beak侵入部分，其大小差不多等于氧 化区厚度的数量级。当器件尺寸还不是很小时，这个W 影响不大；当器件缩小后，这个W是可观的，它影响了 开启电压。 MOSFET 补充内容补充内容 2021/6/22 5 7 L

32、和和W的变化的变化(续续) 另一方面，那个注入区也有影响。由于P+区是先做好的， 后来在高温氧化时，这个P+区中的杂质也扩散了，侵入到 管子区域，改变了衬底的浓度Na，影响了开启电压。 同时，扩散电容也增大了，N+区与P+区的击穿电压降低。 另外，栅极长度L不等于原先版图上所绘制的Ldrawn，也减 小了，如图所示。 Ldrawn是图上绘制的栅极长度。 Lfinal是加工完后的实际栅极长度。Lfinal = Ldrawn2Lpoly MOSFET 补充内容补充内容 2021/6/22 5 8 L和和W的变化的变化(续续) =尺寸缩小的原因是在蚀刻（etching）过程中，多晶 硅（Ploy）被

33、腐蚀掉了。 =另一方面，扩散区又延伸进去了，两边合起来延伸 了2Ldiff，故沟道长度仅仅是， L = Ldrawn2Lpoly2Ldiff 这2Ldiff是重叠区，也增加了结电容。 Cgs = WLdiffCox Cgd = WLdiffCox 式中Cox是单位面积电容。 MOSFET 补充内容补充内容 2021/6/22 5 9 5.7.2 迁移率的退化迁移率的退化 众所周知，MOS管的电流与迁移率成正比。在设计 器件或者计算MOS管参数时，常常假定是常数。而实际 上，并不是常数。从器件的外特性来看，至少有三个因素 影响值，它们是：温度T，垂直电场Ev，水平电场Eh。 1） 特征迁移率特征

34、迁移率 0 0与制造工艺密切相关。它取决于表面电荷密度，衬 底掺杂和晶片趋向。0还与温度T有关，温度升高时，0就 降低。如果从25增加到100，0将下降一半。因而，在 MOS管正常工作温度范围内，要考虑0是变化的。 MOSFET 补充内容补充内容 2021/6/22 6 0 迁移率的退化（续）迁移率的退化（续） 2） 迁移率的退化的第二个原因：还有电场强度 通常，电场强度E增加时，是减小的。然而，电场E有水平 分量和垂直分量，因而将随Ev，Eh而退化。 通常，可以表示为， = 0(T)fv(Vg,Vs,Vd)fh(Vg,Vs,Vd) 其中，0(T)是温度的函数， 0(T) = kT M 于是，

35、 在半导体Si内，M=1.5，这是Spice中所用的参数。但在反型 层内（NMOS管），M=2，所以，一般认为，M值是处在1.52之 间。0的典型值为，N沟道MOS管，0=600cm2/VS；P沟道MOS 管，0=250cm2/VS。式中fv是垂直电场的退化函数；fh是水平电场 的退化函数。 M T T T T 1 2 10 20 MOSFET 补充内容补充内容 2021/6/22 6 1 迁移率的退化（续）迁移率的退化（续） 通常，fv采用如下公式， 式中，Vc是临界电压，Vc=ctox，c是临界电场，c=2105 V/cm 。垂直值退化大约为25%50%。 水平电场对的影响，比垂直电场大得多。因为水平电场将加 速载流子运动。当载流子速度被加速到一个大的数值，水平速度会 饱和。一般来讲，N型Si的0远大于P型Si的0。然而，这两种载流 子的饱和速度是相同的。 对于一个高性能器件来说，载流子是以最高速度，即饱和速度 通过沟道的。这时，P沟道管子的性能与N沟道管子差不多相等。这 并不是P型器件得到改进，而是N型器件有所退化。 cv v vc cv v VVVV VV f 对 对 / 1 MOSFET 补充内容补充内容 2021/6/22 6 2 迁移率