微机原理与技术第五章

1、1 微型计算机原理及其应用微型计算机原理及其应用 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术 2 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术 1. 概述概述 2. 只读存储器只读存储器ROM 3. 随机存储器随机存储器RAM 4. 存储器芯片的扩展及其与系统总线的连接存储器芯片的扩展及其与系统总线的连接 5. 典型的半导体芯片举例典型的半导体芯片举例 3 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术 1. 概述概述 2. 只读存储器只读存储器ROM 3. 随机存储器随机存储器RAM 4.4. 存

2、储器芯片的扩展及其与系统总线的连接存储器芯片的扩展及其与系统总线的连接 5. 典型的半导体芯片举例典型的半导体芯片举例 4 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术概概 述述 存储器是计算机存储器是计算机(包括微机包括微机)硬件系统的重要组成部分，有了硬件系统的重要组成部分，有了 存储器，计算机才具有存储器，计算机才具有“记忆记忆”功能，才能把程序及数据的代码保存功能，才能把程序及数据的代码保存 起来，才能使计算机系统脱离人的干预，而自动完成信息处理的功能。起来，才能使计算机系统脱离人的干预，而自动完成信息处理的功能。 5 第四章：存储器、存储管理和高速缓存

3、技术第四章：存储器、存储管理和高速缓存技术概概 述述 6 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术概概 述述 存储器的分类存储器的分类 按存储介质分类按存储介质分类磁芯存储器、半导体存储器、光电存储器、磁磁芯存储器、半导体存储器、光电存储器、磁 膜、磁泡和其它磁表面存储器以及光盘存储器等。膜、磁泡和其它磁表面存储器以及光盘存储器等。 按存取方式分类按存取方式分类随机存储器随机存储器(内存和硬盘内存和硬盘)、顺序存储器、顺序存储器(磁带磁带)。 按存储器的读写功能分类按存储器的读写功能分类只读存储器只读存储器(ROM)、随机存储器、随机存储器 (RAM)。 按

4、信息的可保存性分类按信息的可保存性分类非永久记忆的存储器、永久性记忆的存非永久记忆的存储器、永久性记忆的存 储器。储器。 按在计算机系统中的作用分类按在计算机系统中的作用分类主存储器、辅助存储器、缓冲存主存储器、辅助存储器、缓冲存 储器、控制存储器等。储器、控制存储器等。 7 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术概概 述述 存储器的性能指标存储器的性能指标 存储器系统的三项主要性能指标是存储器系统的三项主要性能指标是【容量容量】、【速度速度】和和【可靠性可靠性】。 存储容量：存储容量：是存储器系统的首要性能指标，因为存储容量越大，则系是存储器系统的首要性

5、能指标，因为存储容量越大，则系 统能够保存的信息量就越多，相应计算机系统的功能就越强；统能够保存的信息量就越多，相应计算机系统的功能就越强； 存取速度：存取速度：直接决定了整个微机系统的运行速度，因此，存取速度也直接决定了整个微机系统的运行速度，因此，存取速度也 是存储器系统的重要的性能指标；是存储器系统的重要的性能指标； 存储器可靠性：存储器可靠性：也是存储器系统的重要性能指标。通常用平均故障间也是存储器系统的重要性能指标。通常用平均故障间 隔时间来衡量。隔时间来衡量。 为了在存储器系统中兼顾以上三个方面的指标，目前在计算为了在存储器系统中兼顾以上三个方面的指标，目前在计算 机系统中通常采用

6、三级存储器结构，即使用机系统中通常采用三级存储器结构，即使用高速缓冲存储器高速缓冲存储器、主存储主存储 器器和和辅助存储器辅助存储器，由这三者构成一个统一的存储系统。从整体看，其，由这三者构成一个统一的存储系统。从整体看，其 速度接近高速缓存的速度，其容量接近辅存的容量，而其成本则接近速度接近高速缓存的速度，其容量接近辅存的容量，而其成本则接近 廉价慢速的辅存平均价格。廉价慢速的辅存平均价格。 8 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术概概 述述 微机系统存储体结构微机系统存储体结构 9 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速

7、缓存技术概概 述述 存储器的分类存储器的分类 10 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术概概 述述 半导体存储器半导体存储器 什么叫半导体？什么叫半导体？ 导电性能介于导体与绝缘体之间的材料，叫做半导体导电性能介于导体与绝缘体之间的材料，叫做半导体 例如：锗、硅、砷化镓等例如：锗、硅、砷化镓等 半导体在科学技术，工农业生产和生活中有着广泛的应用（例如：半导体在科学技术，工农业生产和生活中有着广泛的应用（例如： 电视、半导体收音机、电子计算机等）电视、半导体收音机、电子计算机等） 半导体的一些电学特性：半导体的一些电学特性： 压敏性：压敏性：有的半导体在受

8、到压力后电阻发生较大的变化有的半导体在受到压力后电阻发生较大的变化 用途：制成压敏元件，接入电路，测出电流变化，以确定压力的变用途：制成压敏元件，接入电路，测出电流变化，以确定压力的变 化化 热敏性：热敏性：有的半导体在受热后电阻随温度升高而迅速减小有的半导体在受热后电阻随温度升高而迅速减小 用途：制成热敏电阻，用来测量很小范围内的温度变化用途：制成热敏电阻，用来测量很小范围内的温度变化 11 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术概概 述述 半导体存储器的分类半导体存储器的分类 半导体半导体 存储器存储器 RAM ROM SRAM DRAM 掩膜掩膜RO

9、M PROM EPROM EEPROM Flash ROM 12 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术 1. 概述概述 2. 只读存储器只读存储器ROM 3. 随机存储器随机存储器RAM 4.4. 存储器芯片的扩展及其与系统总线的连接存储器芯片的扩展及其与系统总线的连接 5. 典型的半导体芯片举例典型的半导体芯片举例 13 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术只只 读存储器读存储器ROMROM 只读存储器只读存储器(Read Only Memory,ROM)(Read Only Memory,ROM)：内容只可读出

10、不可写入，最内容只可读出不可写入，最 大优点是所存信息可长期保存，断电时，大优点是所存信息可长期保存，断电时，ROMROM中的信息不会消失。主中的信息不会消失。主 要用于存放固定的程序和数据，通常用它存放引导装入程序。要用于存放固定的程序和数据，通常用它存放引导装入程序。 半导体半导体 存储器存储器 RAM ROM SRAM DRAM 掩膜掩膜ROM PROM EPROM EEPROM Flash ROM 14 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术只只 读存储器读存储器ROMROM 掩膜掩膜ROM 在出厂前由芯片厂在出厂前由芯片厂 家将程序写到家将程序写

11、到rom里，以后里，以后 永远不能修改。永远不能修改。 如图是一个简单的如图是一个简单的 44位的位的MOS ROM存储阵存储阵 列，两位地址输入，经译码后，列，两位地址输入，经译码后， 输出四条字选择线，每条字选输出四条字选择线，每条字选 择线选中一个字，此时位线的择线选中一个字，此时位线的 输出即为这个字的每一位。此输出即为这个字的每一位。此 时，若有管子与其相连（如位时，若有管子与其相连（如位 线线1和位线和位线4），则相应的），则相应的 MOS管就导通，输出低电平，管就导通，输出低电平， 表示逻辑表示逻辑“0”；否则（如位；否则（如位 线线2和位线和位线3）输出高电平，）输出高电平，

12、表示逻辑表示逻辑“1”。(0110、 0101、1010、0000) 15 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术只只 读存储器读存储器ROMROM 可编程的可编程的ROM(Programmable-ROM，PROM) 掩模掩模ROM的存储单元在生产完成之后，其所保存的信息就已的存储单元在生产完成之后，其所保存的信息就已 经固定下来了，这给使用者带来了不便。为了解决这个矛盾，设计制经固定下来了，这给使用者带来了不便。为了解决这个矛盾，设计制 造了一种可由用户通过简易设备写入信息的造了一种可由用户通过简易设备写入信息的ROM器件，即可编程的器件，即可编程的

13、ROM，又称为，又称为PROM。 PROM 的类型有多种，如二极管破坏型的类型有多种，如二极管破坏型PROM存储器，在出存储器，在出 厂时，存储体中每条字线和位线的交叉处都是两个反向串联的二极管厂时，存储体中每条字线和位线的交叉处都是两个反向串联的二极管 的的PN结，字线与位线之间不导通，此时，意味着该存储器中所有的存结，字线与位线之间不导通，此时，意味着该存储器中所有的存 储内容均为储内容均为“1”。如果用户需要写入程序，则要通过专门的。如果用户需要写入程序，则要通过专门的PROM写写 入电路，产生足够大的电流把要写入入电路，产生足够大的电流把要写入“1”的那个存储位上的二极管击的那个存储位

14、上的二极管击 穿，造成这个穿，造成这个PN结短路，只剩下顺向的二极管跨连字线和位线，这时，结短路，只剩下顺向的二极管跨连字线和位线，这时， 此位此位 就意味着写入了就意味着写入了“1”。读出的操作同掩模。读出的操作同掩模ROM。 除此之外，还有一种熔丝式除此之外，还有一种熔丝式PROM，用户编程时，靠专用写入，用户编程时，靠专用写入 电路产生脉冲电流，来烧断指定的熔丝，以达到写入电路产生脉冲电流，来烧断指定的熔丝，以达到写入“1”的目的。的目的。 对对PROM来讲，这个写入的过程称之为固化程序。由于击穿的来讲，这个写入的过程称之为固化程序。由于击穿的 二极管不能再正常工作，烧断后的熔丝不能再接

15、上，所以这种二极管不能再正常工作，烧断后的熔丝不能再接上，所以这种ROM器器 件只能固化一次程序，数据写入后，就不能再改变了。件只能固化一次程序，数据写入后，就不能再改变了。 16 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术只只 读存储器读存储器ROMROM 可擦除可编程可擦除可编程ROM(Erasable Programmable ROM,EPROM) EPROM芯片有一个很明显的特征，在其正面的陶瓷封装上，芯片有一个很明显的特征，在其正面的陶瓷封装上， 开有一个玻璃窗口，透过该窗口，可以看到其内部的集成电路，紫外开有一个玻璃窗口，透过该窗口，可以看到其内部

16、的集成电路，紫外 线透过该孔照射内部芯片就可以擦除其内的数据，完成芯片擦除的操线透过该孔照射内部芯片就可以擦除其内的数据，完成芯片擦除的操 作要用到作要用到EPROM擦除器。一般擦除信息需用紫外线照射擦除器。一般擦除信息需用紫外线照射l520分钟分钟。 17 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术只只 读存储器读存储器ROMROM 电可擦除可编程电可擦除可编程ROM (Electronic Erasible Programmable ROM, EEPROM) EEPROM内资料的写入要用专用的编程器，并且往芯片中写内资料的写入要用专用的编程器，并且往芯片中

17、写 内容时必须要加一定的编程电压内容时必须要加一定的编程电压(1224V，随不同的芯片型号而定，随不同的芯片型号而定)。 EEPROM在写入数据时，仍要利用一定的编程电压，此时，只需用厂在写入数据时，仍要利用一定的编程电压，此时，只需用厂 商提供的专用刷新程序就可以轻而易举地改写内容，所以，它属于双商提供的专用刷新程序就可以轻而易举地改写内容，所以，它属于双 电压芯片。借助于电压芯片。借助于EPROM芯片的双电压特性，可以使芯片的双电压特性，可以使BIOS具有良好具有良好 的防毒功能，在升级时，把跳线开关打至的防毒功能，在升级时，把跳线开关打至“ON”的位置，即给芯片加的位置，即给芯片加 上相

18、应的编程电压，就可以方便地升级；平时使用时，则把跳线开关上相应的编程电压，就可以方便地升级；平时使用时，则把跳线开关 打至打至“OFF”的位置，防止病毒对的位置，防止病毒对BIOS芯片的非法修改。芯片的非法修改。 18 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术只只 读存储器读存储器ROMROM 快擦型存储器快擦型存储器(Flash Memory) 快擦型存储器是不用电池供电的、高速耐用的非易失性半导体快擦型存储器是不用电池供电的、高速耐用的非易失性半导体 存储器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携机存储器，它以性能好、功耗低、体积小、重量轻等

19、特点活跃于便携机 存储器市场。存储器市场。 快擦型存储器具有快擦型存储器具有EEPROM的特点，可在计算机内进行擦除的特点，可在计算机内进行擦除 和编程，它的读取时间与和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。相似，而写时间与磁盘驱动器相当。 快擦型存储器有快擦型存储器有5V或或12V两种供电方式。对于便携机来讲，用两种供电方式。对于便携机来讲，用5V电电 源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已 编成程序，可由配有快擦型存储器系统的中央处理机予以控制。编成程序，可由配有快擦型存储器系统的中央处

20、理机予以控制。 快擦型存储器可替代快擦型存储器可替代EEPROM，在某些应用场合还可取代，在某些应用场合还可取代 SRAM，尤其是对于需要配备电池后援的，尤其是对于需要配备电池后援的SRAM系统，使用快擦型存系统，使用快擦型存 储器后可省去电池。快擦型存储器的非易失性和快速读取的特点，能储器后可省去电池。快擦型存储器的非易失性和快速读取的特点，能 满足固态盘驱动器的要求，同时，可替代便携机中的满足固态盘驱动器的要求，同时，可替代便携机中的ROM，以便随时，以便随时 写入最新版本的操作系统。快擦型存储器还可应用于激光打印机、条写入最新版本的操作系统。快擦型存储器还可应用于激光打印机、条 形码阅读

21、器、各种仪器设备以及计算机的外部设备中。形码阅读器、各种仪器设备以及计算机的外部设备中。 19 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术 1. 概述概述 2. 只读存储器只读存储器ROM 3. 随机存储器随机存储器RAM 4.4. 存储器芯片的扩展及其与系统总线的连接存储器芯片的扩展及其与系统总线的连接 5. 典型的半导体芯片举例典型的半导体芯片举例 20 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术随随 机存储器机存储器RAMRAM 随机存储器随机存储器( (Random Access Memory,RAM),RAM)：在微

22、机系统的工作在微机系统的工作 过程中，可以随机地对其中的各个存储单元进行读写操作。过程中，可以随机地对其中的各个存储单元进行读写操作。 半导体半导体 存储器存储器 RAM ROM SRAM DRAM 掩膜掩膜ROM PROM EPROM EEPROM Flash ROM 21 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术随随 机存储器机存储器RAMRAM 静态随机存储器静态随机存储器(Static RAM,SRAM) SRAM其存储电路是以双稳态触发器为基础，只要不掉电，信其存储电路是以双稳态触发器为基础，只要不掉电，信 息永不会丢失，不需要刷新电路。息永不会丢

23、失，不需要刷新电路。SRAM的主要性能是：存取速度快、的主要性能是：存取速度快、 功耗较大、容量较小。它一般适用于构成高速缓冲存储器（功耗较大、容量较小。它一般适用于构成高速缓冲存储器（Cache）。）。 VCC(+5V) T3 T2T1 T4 VCC T3 T1 T4 T2 X地址 译码线 A B D0D0 T5T6 T7 T8 (I/O)I/O 接Y地址译码器 AB 22 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术随随 机存储器机存储器RAMRAM 动态随机存储器动态随机存储器(Dynamic RAM,DRAM) DRAM是依靠电容来存储信息，电路简单集成

24、度高，但电容漏电，信息是依靠电容来存储信息，电路简单集成度高，但电容漏电，信息 会丢失，故需要专用电路定期进行刷新。会丢失，故需要专用电路定期进行刷新。DRAM的主要性能是：容量大、功耗的主要性能是：容量大、功耗 较小、速度较慢。它被广泛地用作内存贮器的芯片。较小、速度较慢。它被广泛地用作内存贮器的芯片。 23 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术 1. 概述概述 2. 只读存储器只读存储器ROM 3. 随机存储器随机存储器RAM 4.4. 存储器芯片的扩展及其与系统总线的连接存储器芯片的扩展及其与系统总线的连接 5. 典型的半导体芯片举例典型的半导体芯

25、片举例 24 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器的系统结构存储器的系统结构 一般情况下，一个存储器系统由以下几部分组成。一般情况下，一个存储器系统由以下几部分组成。 1.1. 基本存储单元：基本存储单元：一个基本存储单元可以存放一位二进制信息，其内部一个基本存储单元可以存放一位二进制信息，其内部 具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别 和改变。不同类型的基本存储单元，决定了由其所组成的存储器件的和改变。不同类型的基本存

26、储单元，决定了由其所组成的存储器件的 类型不同。类型不同。 2.2. 存储体：存储体：一个基本存储单元只能保存一位二进制信息，若要存放一个基本存储单元只能保存一位二进制信息，若要存放M MN N 个二进制信息，就需要用个二进制信息，就需要用M MN N个基本存储单元，它们按一定的规则排个基本存储单元，它们按一定的规则排 列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。 3.3. 地址译码器：地址译码器：由于存储器系统是由许多存储单元构成的，每个存储单由于存储器系统是由许多存储单元构成的，每个存储单 元一般存放元一般存放8

27、8位二进制信息，为了加以区分，我们必须首先为这些存储位二进制信息，为了加以区分，我们必须首先为这些存储 单元编号，即分配给这些存储单元不同的地址。地址译码器的作用就单元编号，即分配给这些存储单元不同的地址。地址译码器的作用就 是用来接受是用来接受CPUCPU送来的地址信号并对它进行译码，选择与此地址码相对送来的地址信号并对它进行译码，选择与此地址码相对 应的存储单元，以便对该单元进行读应的存储单元，以便对该单元进行读/ /写操作。存储器地址译码有两种写操作。存储器地址译码有两种 方式，通常称为单译码与双译码。方式，通常称为单译码与双译码。 单译码：单译码：单译码方式又称字结构，适用于小容量存储

28、器。单译码方式又称字结构，适用于小容量存储器。 双译码：双译码：双译码结构中，将地址译码器分成两部分，即行译码器双译码结构中，将地址译码器分成两部分，即行译码器( (又叫又叫 X X译码器译码器) )和列译码器和列译码器( (又叫又叫Y Y译码器译码器) )。X X译码器输出行地址选择信号，译码器输出行地址选择信号，Y Y 译码器输出列地址选择信号，行列选择线交叉处即为所选中的单元。译码器输出列地址选择信号，行列选择线交叉处即为所选中的单元。 25 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器的系统结构存储器

29、的系统结构 4.4. 片选与读片选与读/写控制电路：写控制电路：片选信号用以实现芯片的选择。对于一片选信号用以实现芯片的选择。对于一 个芯片来讲，只有当片选信号有效时，才能对其进行读个芯片来讲，只有当片选信号有效时，才能对其进行读/写操作。写操作。 片选信号一般由地址译码器的输出及一些控制信号来形成，而读片选信号一般由地址译码器的输出及一些控制信号来形成，而读 /写控制电路则用来控制对芯片的读写控制电路则用来控制对芯片的读/写操作。写操作。 5. I/O电路：电路：I/O电路位于系统数据总线与被选中的存储单元之间，电路位于系统数据总线与被选中的存储单元之间， 用来控制信息的读出与写入，必要时，

30、还可包含对用来控制信息的读出与写入，必要时，还可包含对I/O信号的驱信号的驱 动及放大处理功能。动及放大处理功能。 6. 集电极开路或三态输出缓冲器：集电极开路或三态输出缓冲器：为了扩充存储器系统的容量，常为了扩充存储器系统的容量，常 常需要将几片常需要将几片RAM芯片的数据线并联使用或与双向的数据线相芯片的数据线并联使用或与双向的数据线相 连，这就要用到集电极开路或三态输出缓冲器。连，这就要用到集电极开路或三态输出缓冲器。 7. 其它外围电路：其它外围电路：对不同类型的存储器系统，有时，还专门需要一对不同类型的存储器系统，有时，还专门需要一 些特殊的外围电路，如动态些特殊的外围电路，如动态R

31、AM中的预充电及刷新操作控制电中的预充电及刷新操作控制电 路等，这也是存储器系统的重要组成部分。路等，这也是存储器系统的重要组成部分。 26 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器的系统结构存储器的系统结构 CPU 时序/控制 控制信号控制信号 存储体 MB 读写 驱动 器 MDR 地址 译码 器 MAR N位数据总线 M位地址总线 27 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器的系统结构存储器的系统结构 3232

32、=1024 存储单元 驱 动 器 X 译 码 器 地 址 反 向 器 I/O电路 Y译码器 地址反向器 控制 电路 输出 驱动 1 2 32 1 2 32 输入 输出 321231 读/写选片 1 A 0 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 A 321231 28 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 基本存储器芯片模型基本存储器芯片模型 在微型系统中，在微型系统中，CPU对存储器进行读写操作，首先要由地址总对存储器进行读写操作，首先要由地址总 线给出地址信号，选择要进行读线给出地

33、址信号，选择要进行读/写操作的存储单元，然后通过控制总写操作的存储单元，然后通过控制总 线发出相应的读线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。写控制信号，最后才能在数据总线上进行数据交换。 所以，存储器芯片与所以，存储器芯片与CPU之间的连接，实质上就是其与系统总线的连之间的连接，实质上就是其与系统总线的连 接，包括接，包括(1)地址线的连接；地址线的连接；(2)数据线的连接；数据线的连接；(3)控制线的连接。控制线的连接。 29 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 基本存储器芯片模型

34、基本存储器芯片模型 1. 地址线的位数：地址线的位数：从图中可看出地址线的位数决定了芯片内可寻址的单从图中可看出地址线的位数决定了芯片内可寻址的单 元数目，如元数目，如Intel2114(1K4)有有10条地址线，则可寻址的单元数为条地址线，则可寻址的单元数为 1024个；个；Intel2116(16K1)有有14条地址线，则可寻址的单元数条地址线，则可寻址的单元数 为为16K个。个。 2. 数据线的根数：数据线的根数：RAM芯片的数据线多数为芯片的数据线多数为1条，静态条，静态RAM芯片一般有芯片一般有 4条和条和8条。若为条。若为1条数据线，则称为位片存贮芯片；若有条数据线，则称为位片存贮

35、芯片；若有4条数据线，条数据线， 则该芯片可作为数据的低则该芯片可作为数据的低4位或高位或高4位；若有位；若有8条数据线，则该芯片正条数据线，则该芯片正 好作为一个字节数，其引脚已指定相应数据位的名称。好作为一个字节数，其引脚已指定相应数据位的名称。 3. 控制线：控制线：RAM芯片的控制引脚信号一般有：芯片选择信号、读芯片的控制引脚信号一般有：芯片选择信号、读/写控写控 制信号，对动态制信号，对动态RAM（DRAM）还有行、列地址选通信号。）还有行、列地址选通信号。 30 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连

36、接 基本存储器芯片模型基本存储器芯片模型 存储芯片型号存储芯片型号 存储容量存储容量 地址线地址线数据线数据线 2101（1K1B）10241BA0A9D0 2114（1K4B）10244BA0A9D0D3 4118（1K8B） 10248B A0A9D0D7 6116（2K8B） 20488B A0A10D0D7 6232（4K8B）410248BA0A11 D0D7 6264（8K8B）810248BA0A12D0D7 61256（32K8B） 3210248B A0A14D0D7 2732（4K8B）410248BA0A11D0D7 31 第四章：存储器、存储管理和高速缓存技术第四章：存

37、储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接 在实际应用中，进行存储器与在实际应用中，进行存储器与CPUCPU的连接需要考虑以下几的连接需要考虑以下几 个问题：个问题：CPUCPU的总线负载能力；的总线负载能力；CPUCPU与存储器之间的速度匹配；与存储器之间的速度匹配； 存储器地址分配和片选；控制信号的连接。存储器地址分配和片选；控制信号的连接。 (1)(1)控制线的连接：控制线的连接：即如何用即如何用CPUCPU的存储器读写信号同存储器芯片的控的存储器读写信号同存储器芯片的控 制信号线连接，以实现对存储器的读写操作。

38、制信号线连接，以实现对存储器的读写操作。 简单系统：简单系统：CPUCPU读写信号与存储器芯片的读写信号直接相连。读写信号与存储器芯片的读写信号直接相连。 复杂系统：复杂系统：CPUCPU读写信号和其它信号组合后与存储器芯片的读写信读写信号和其它信号组合后与存储器芯片的读写信 号直接相连。号直接相连。 CPUCPU读信号最终和存储器的读信号相连，读信号最终和存储器的读信号相连，CPUCPU写信号最终和存写信号最终和存 储器的写信号相连。储器的写信号相连。 32 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片

39、与存储器芯片与CPU的连接的连接 (2) 数据线的连接：数据线的连接：若一个芯片内的存储单元是若一个芯片内的存储单元是8位，则它自身就作位，则它自身就作 为一组，其引脚为一组，其引脚D0D7可以和系统数据总线可以和系统数据总线D0D7或或D8D15 直接相连。若一组芯片直接相连。若一组芯片(4个或个或8个个)才能组成才能组成8位存储单元的结构，位存储单元的结构， 则组内不同芯片应与不同的数据总线相连。则组内不同芯片应与不同的数据总线相连。 61168086 D7 D0 I/O8 I/O1 2164(0) 8086 D7 D0DIN(DOUT) 2164(6) DIN(DOUT) 2164(7)

40、 DIN(DOUT) D6 33 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接存储器芯片分组存储器芯片分组 位扩展位扩展(加大字长加大字长) 例例 用用8个个16K1bit芯片组成芯片组成16K8bit的存储器。的存储器。 A0 A13 D0 D1 D2 D7 16K1 CS CS CS CS WE WE WE WE 16K1 D0 D1 D2 D7 34 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与

41、连接 存储器芯片与存储器芯片与CPU的连接的连接 (3) 地址线的连接：地址线的连接：将用以将用以“字选字选”的低位地址总线直接与存贮芯的低位地址总线直接与存贮芯 片的地址引脚相连，将用以片的地址引脚相连，将用以“片选片选”的高位地址总线送入译码器。的高位地址总线送入译码器。 可以根据所选用的半导体存储器芯片地址线的多少，把可以根据所选用的半导体存储器芯片地址线的多少，把CPUCPU的地址线分为芯片的地址线分为芯片 外外( (指存储器芯片指存储器芯片) )地址和芯片内的地址，地址和芯片内的地址，片外地址经地址译码器译码后输出片外地址经地址译码器译码后输出。作。作 为存储器芯片的片选信号，用来选

42、中为存储器芯片的片选信号，用来选中CPUCPU所要访问的存储器芯片。所要访问的存储器芯片。片内地址线片内地址线 直接接到所要访问的存储器芯片的地址引脚直接接到所要访问的存储器芯片的地址引脚，用来直接选中该芯片中的一个存储，用来直接选中该芯片中的一个存储 单元。对单元。对4 4K K 8b8b的的27322732而言，片外地址线为而言，片外地址线为A A19A A12 12， ，片内地址线为片内地址线为A A11 11 A A0 0； 对对2 2K K 8b8b的的61166116而言，片外地址线为而言，片外地址线为A A19 19 A A11 11，片内地址线为 ，片内地址线为A A10 10

43、 A A0 0。 2732 8086 译码器A19A12 A11A0A11A0 6116 8086 译码器A19A11 A10A0A10A0 35 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接 字扩展字扩展(扩大地址扩大地址) CS WE CS WE CS WE CS WE 16K416K416K4 16K4 A0 A13 WE D0 D1 D2 D3 译码器译码器 A14 A15 1 2 3 D0 D3D0 D3D0 D3D0 D3 36 第四章：存储器、存储管理和高速缓

44、存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接 组成一个存储系统通常是由多个存储芯片组成。组成一个存储系统通常是由多个存储芯片组成。CPUCPU每次访每次访 问内存只能对一个存储单元进行读或写，这个单元位于某个芯片问内存只能对一个存储单元进行读或写，这个单元位于某个芯片 中或一组芯片中。因此，首先要找到这个或这组芯片，这就是所中或一组芯片中。因此，首先要找到这个或这组芯片，这就是所 谓的片选问题。换句话说，就是每当谓的片选问题。换句话说，就是每当CPUCPU访问内存，如何产生相应访问内存，如何产生相应 芯片

45、的片选信号。指定一个存贮单元是由芯片的片选信号。指定一个存贮单元是由CPUCPU给出的地址来决定的，给出的地址来决定的， 硬件寻址的方法是将地址总线分成两部分。一部分直接送入芯片硬件寻址的方法是将地址总线分成两部分。一部分直接送入芯片 进行进行“片内地址译码片内地址译码”，确定片内单元的位置；另一部分送入译，确定片内单元的位置；另一部分送入译 码器进行码器进行“片外地址译码片外地址译码”产生片选信号。产生片选信号。 通常我们有三种片选方法：通常我们有三种片选方法：线选法、全译码法、部分译码法线选法、全译码法、部分译码法。 37 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高

46、速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接线选法线选法 在剩余的高位地址总线中，任选一位作为片选信号直接与在剩余的高位地址总线中，任选一位作为片选信号直接与 存贮芯片的存贮芯片的CS引脚相连，这种方式就称为线选法。其特点是无需引脚相连，这种方式就称为线选法。其特点是无需 译码器，但有较多的地址重叠区。该方法适用于存储器容量不大，译码器，但有较多的地址重叠区。该方法适用于存储器容量不大， 所使用的存储芯片数量不多，而所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容寻址空间远远大于存储器容 量。量。 （1） 1KB CS （2）

47、1KB CS （3） 1KB CS （4） 1KB CS A10 A11 A13 A11 A0A9 38 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接线选法线选法 例例5-1：用：用5片片Intel6116(2K8)组成组成10K8位的存储器位的存储器 系统。求每块芯片的地址范围。系统。求每块芯片的地址范围。 RAM 2KB RAM 2KB RAM 2KB CS CS CS CS CS A11 A12 A13 A14 A15 D0-D7 A0-A10 （3）（4）（5） R

48、AM 2KB RAM 2KB （1） （2） 39 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接线选法线选法 A15 A14 A13 A 12 A11 A10-A0 地 址范围 0 1 1 1 1 0 0 7800H 0 1 1 1 1 1 1 7FFFH 1 0 1 1 1 0 0 B800H 1 0 1 1 1 1 1 BFFFH 1 1 0 1 1 0 0 C800H 1 1 0 1 1 1 1 CFFFH 1 1 1 0 1 0 0 E800H 1 1 1 0 1

49、1 1 EFFFH 1 1 1 1 0 0 0 F000H 1 1 1 1 0 1 1 F7FFH 存储器存储器5 地址范围地址范围 存储器存储器4 地址范围地址范围 存储器存储器3 地址范围地址范围 存储器存储器2 地址范围地址范围 存储器存储器1 地址范围地址范围 40 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接线选法线选法 A19 A18 A17 A16 A15 A14 A13 A 12 A11 A10-A0 地 址范围 ? 0 1 1 1 1 0 0 ?7800H

50、 ? 0 1 1 1 1 1 1 ?7FFFH ? 1 0 1 1 1 0 0 ?B800H ? 1 0 1 1 1 1 1 ?BFFFH ? 1 1 0 1 1 0 0 ?C800H ? 1 1 0 1 1 1 1 ?CFFFH ? 1 1 1 0 1 0 0 ?E800H ? 1 1 1 0 1 1 1 ?EFFFH ? 1 1 1 1 0 0 0 ?F000H ? 1 1 1 1 0 1 1 ?F7FFH 41 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接全译码法全译

51、码法 除去与存储芯片直接相连的低位地址总线之外，将剩余的地址总线全部除去与存储芯片直接相连的低位地址总线之外，将剩余的地址总线全部 送入送入“片外地址译码器片外地址译码器”中进行译码的方法就称为全译码法。其特点是物理地址中进行译码的方法就称为全译码法。其特点是物理地址 与实际存储单元一一对应，但译码电路复杂。与实际存储单元一一对应，但译码电路复杂。 8KB (2) CS 8KB (1) CS 8KB (8) CS 3-8 译码器 A0A12 A13A15 Y0 Y1 Y7 42 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展

52、与连接 存储器芯片与存储器芯片与CPU的连接的连接全译码法全译码法 例例5-2：用：用16片片Intel6232(4K8)组成组成64K8位的存储器位的存储器 系统。求每块芯片的地址范围。系统。求每块芯片的地址范围。 4KB (1) 4KB (2) 4KB (16) 译译 码码 器器 CS CS CS Y0 Y1 Y15 A15-A12 . . . . . 43 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接全译码法全译码法 A15 A14 A13 A 12 A11 A10-

53、A0 地地 址范围址范围 0 0 0 0 0 0 0 Y1 0000H-0FFFH 0 0 0 1 0 0 0 Y2 1000H-1FFFH 0 0 1 0 0 0 0 Y3 2000H-2FFFH 1 1 0 1 0 0 0 Y14 D000H-DFFFH 1 1 1 0 0 0 0 Y15 E000H-EFFFH 1 1 1 1 0 0 0 Y16 F000H-FFFFH 存储器存储器1 地址范围地址范围 存储器存储器2 地址范围地址范围 存储器存储器3 地址范围地址范围 存储器存储器14 地址范围地址范围 存储器存储器15 地址范围地址范围 存储器存储器16 地址范围地址范围 44 第四

54、章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接部分译码法部分译码法 除去与存储芯片直接相连的低位地址总线之外，剩余的部分不是全部参除去与存储芯片直接相连的低位地址总线之外，剩余的部分不是全部参 与译码的方法就称为部分译码。其特点是译码电路比较简单，但出现与译码的方法就称为部分译码。其特点是译码电路比较简单，但出现“地址重叠地址重叠 区区”，一个存贮单元可以由多个地址对应。，一个存贮单元可以由多个地址对应。 45 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速

55、缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接部分译码法部分译码法 例例5-3：用：用8片片Intel6116(2K8)组成组成16K8位的存储器系位的存储器系 统。求每块芯片的地址范围。统。求每块芯片的地址范围。 2KB (1) 2KB (2) 2KB (8) 译译 码码 器器 CS CS CS Y0 Y1 Y7 A0-A10地址总线 数据总线 D0-D7 A15-A11 中任三根 . . . . . 46 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片

56、与存储器芯片与CPU的连接的连接地址译码器地址译码器 将将CPU与存储器连接时，首先根据系统要求，确定存储器芯片地址范围，与存储器连接时，首先根据系统要求，确定存储器芯片地址范围， 然后进行地址译码，译码输出送给存储器的片选引脚然后进行地址译码，译码输出送给存储器的片选引脚CS。能够进行地址译码功能够进行地址译码功 能的部件叫做地址译码器。常见的地址译码器如能的部件叫做地址译码器。常见的地址译码器如74LS138电路。电路。 47 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连

57、接地址译码器地址译码器 如图给出了该译码器的引脚和译码如图给出了该译码器的引脚和译码 逻辑框图。由图可看到，译码器逻辑框图。由图可看到，译码器74LS138 的工作条件是控制端的工作条件是控制端G1=1,G2A*=0,G2B*=0， 译码输入端为译码输入端为C、B、A，故输出有八种状故输出有八种状 态，因规定态，因规定CS*低电平选中存储器，故译码低电平选中存储器，故译码 器输出也是低电平有效。当不满足编译条件器输出也是低电平有效。当不满足编译条件 时，时，74LS138输出全为高电平，相当于译码输出全为高电平，相当于译码 器未工作。器未工作。74LS138的真值表如下表。的真值表如下表。 0

58、 Y 0 Y 2 Y 3 Y 4 Y 5 Y 0 Y 7 Y C A2 G B2 G B A 1 G 48 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术存储器存储器 芯片的扩展与连接芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接地址译码器地址译码器 2 Y 3 Y 4 Y 5 Y 6 Y 7Y 0 Y G1 C B A译码输出 1 0 00 0 0=0，其余为1 1 0 00 0 1=0，其余为1 1 0 00 1 0=0，其余为1 1 0 00 1 1=0，其余为1 1 0 01 0 0=0，其余为1 1 0 01 0 1=0，其余为1 1 0

59、01 1 0=0，其余为1 1 0 01 1 1=0，其余为1 不是上述情况 全为17Y 0 Y 1 Y A G2 B G2 49 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术 1. 概述概述 2. 只读存储器只读存储器ROM 3. 随机存储器随机存储器RAM 4.4. 存储器芯片的扩展及其与系统总线的连接存储器芯片的扩展及其与系统总线的连接 5. 典型的半导体芯片举例典型的半导体芯片举例 50 第四章：存储器、存储管理和高速缓存技术第四章：存储器、存储管理和高速缓存技术典型的典型的 半导体芯片举例半导体芯片举例 SRAM芯片芯片HM6116 6116芯片的容量

60、为芯片的容量为2 K8 bit，有有2048个存储单元，需个存储单元，需11根地址线，根地址线， 7根用于行地址译码输入，根用于行地址译码输入，4根用于列译码地址输入，每条列线控制根用于列译码地址输入，每条列线控制8位，从而位，从而 形成了形成了128128个存储阵列，即个存储阵列，即16 384个存储体。个存储体。6116的控制线有三条，的控制线有三条， 片选片选CS、输出允许输出允许OE和读写控制和读写控制WE。 A 7 1 A 6 2 A 5 3 A 4 4 A 3 5 A 2 6 A 1 7 A 0 8 D 0 9 D 1 10 D 2 11 GND12 24 23 22 21 20