第六章(时序逻辑电路)

1、 第第6章章 时序逻辑电路时序逻辑电路 学习要点学习要点 时序逻辑电路结构特点时序逻辑电路结构特点 时序逻辑电路的分析方法以及功能表示时序逻辑电路的分析方法以及功能表示 常用的中规模集成芯片的功能以及应用常用的中规模集成芯片的功能以及应用 时序逻辑电路的设计方法时序逻辑电路的设计方法 组合逻辑电路组合逻辑电路: :任一时刻的输出仅与该时刻输入变量的取值任一时刻的输出仅与该时刻输入变量的取值 有关，而与输入变量的历史情况无关；有关，而与输入变量的历史情况无关； 时序逻辑电路时序逻辑电路: :任一时刻的输出不仅与该时刻输入变量的取任一时刻的输出不仅与该时刻输入变量的取 值有关，而且与电路的原状态，

2、即与过去的输入情况有关。它值有关，而且与电路的原状态，即与过去的输入情况有关。它 是由门电路和记忆元件（或反馈支路）共同构成的。是由门电路和记忆元件（或反馈支路）共同构成的。 时序逻辑电路包含组合逻辑电路和存储电路两部分时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电，存储电 路通常由具有记忆触发器组成；存储电路的状态反馈到组合逻辑路通常由具有记忆触发器组成；存储电路的状态反馈到组合逻辑 电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。 组合逻辑电路的输出除包含外部输出外，还包含连接到存储电路组合逻辑电路的输出除包含外部输出外

3、，还包含连接到存储电路 的内部输出，控制存储电路状态的转移。的内部输出，控制存储电路状态的转移。 存储电路 组合逻辑电路 x1 xn z1 zm q1 qj y1 yk 二二. .时序逻辑电路的结构框图时序逻辑电路的结构框图 说明：说明：X(x1 xn) 为输入信号；为输入信号； Z(z1.zn)为输出信号为输出信号 ； 存储电路的输入信号存储电路的输入信号 Y(y1.yn) ； 存储电路的输出信号存储电路的输出信号 Q(q1.qn) 三三. . 描述方式描述方式 输出方程：输出方程： 驱动方程（或激励方程）：驱动方程（或激励方程）： 状态方程：状态方程： ),( ),( ),( 1nnn n

4、nn nnn QYHQ QXGY QXFZ 时序逻辑电路某时刻的输出时序逻辑电路某时刻的输出ZnZn决定于该时刻的外部输决定于该时刻的外部输 入入XnXn和内部状态和内部状态QnQn；而时序逻辑电路的下一状态；而时序逻辑电路的下一状态QnQn+1+1 同样决定于同样决定于XnXn和和QnQn。时序逻辑电路的工作过程实质上。时序逻辑电路的工作过程实质上 就是在不同的输入条件下，内部状态不断更新的过程。就是在不同的输入条件下，内部状态不断更新的过程。 四四. . 时序电路的分类时序电路的分类 同步二进制加法计数器 1J C1 1K 1J C1 1K 1J C1 1K ; （2 2）进行状态编码后，

5、列出状态转换表）进行状态编码后，列出状态转换表; ; （3 3）选择各触发器的时钟方程，即为各触发器选择时钟信号。）选择各触发器的时钟方程，即为各触发器选择时钟信号。 为触发器选择时钟信号的原则是：为触发器选择时钟信号的原则是： 触发器状态需要翻转时，必须要有时钟信号的翻触发器状态需要翻转时，必须要有时钟信号的翻 转沿送到。转沿送到。 触发器状态不需翻转时，触发器状态不需翻转时，“多余的多余的” ” 时钟信号越少越时钟信号越少越 好。好。 （4 4）求状态方程和输出方程）求状态方程和输出方程, ,检查自启动检查自启动; ; 注意注意: :无时钟脉冲时无时钟脉冲时, ,电路的状态做约束项处理电路

6、的状态做约束项处理. . (5)(5)选择触发器选择触发器, ,求驱动方程求驱动方程; ; （6 6）画逻辑图。）画逻辑图。 6.3.4 6.3.4 中规模计数器设计中规模计数器设计 1.1.复位法复位法 （1 1）异步清零法）异步清零法: : 异步清零法适用于具有异步清零端的集异步清零法适用于具有异步清零端的集 成计数器。成计数器。 （一）（一） MN 的情况的情况 （用多片N进制计数器组合构成） 1 1、连接线路、连接线路 Q3 Q2 Q1 Q0 C CP EP ET74LS160 RD LD D3 D2 D1 D0 Q3 Q2 Q1 Q0 C CP EP ET74LS160 RD LD

7、D3 D2 D1 D0 CP 1 Y （1） （2） 例例2 2试用两片74LS160构成百进制计数器。 2 2、连接方式与特点、连接方式与特点 1）异步CP方式。低位的进位信号是高位的时钟。 2）两片的EP、ET恒为1，都处于计数状态。 3 3、进制、进制 M M = 1010 = 100 高位的C 端是此计数器的进位输出端，进位信号为Y=1。 高位、低位各自能输出10个稳定状态： 1 1、连接线路、连接线路 为何用非门？ Q3 Q2 Q1 Q0 CCP EP ET 74LS160 RD LD D3 D2 D1 D0 CP 1 Y （1）（2） Q3 Q2 Q1 Q0 CCP EP ET 7

8、4LS160 RD LD D3 D2 D1 D0 1 例：例： 用用7416074160组成组成4848进制计数器。进制计数器。 将两芯片采用同步级联方式连接成将两芯片采用同步级联方式连接成100100进制计数器，进制计数器， 然后再用异步清零法组成了然后再用异步清零法组成了4848进制计数器。进制计数器。 3 Q 2 Q ET CP 0 D1D2D 3 D RCO 1 Q 0 Q 74160(1) EP R DD L D 1 3D D 3 D CP Q Q 0 0 RCO 74160(2) L 2 1 ET Q D Q R2 D EP 1 计数脉冲 & 1 1 例：例： 用用74160741

9、60组成组成853853进制计数器。进制计数器。 将三芯片采用同步级联方式连接成将三芯片采用同步级联方式连接成10001000进制计数器，进制计数器， 然后再用异步清零法组成了然后再用异步清零法组成了853853进制计数器。进制计数器。 ( (三三) )移位寄存器型计数器移位寄存器型计数器 一般结构：一般结构： 1D1D C1C1 FFFF1 1 Q Q1 1 1D1D C1C1 FFFF2 2 Q Q2 2 1D1D C1C1 FFFF3 3 Q Q3 3 1D1D C1C1 FFFF4 4 Q Q4 4 反反 馈馈 逻逻 辑辑 电电 路路 D1 1 CPCP 反馈函数：反馈函数： D1 =

10、 F（Q Q1，Q Q2， Q Qn） 反馈函数不同，电路循环输出的状态也就不同。反馈函数不同，电路循环输出的状态也就不同。 （一）环形计数器（一）环形计数器 1 1、电路结构、电路结构 2 2、反馈函数、反馈函数D1 = Q Qn 1D1D C1C1 FFFF1 1 Q Q1 1 1D1D C1C1 FFFF2 2 Q Q2 2 1D1D C1C1 FFFF3 3 Q Q3 3 1D1D C1C1 FFFF4 4 Q Q4 4 D1 1 CPCP 3 3、状态转换图、状态转换图 00000000 11111111 10101010 01010101 (a)(a)(b)(b)(c)(c)(d)

11、(d)(e)(e) (Q(Q1 1Q Q2 2Q Q3 3Q Q4 4) ) 若取若取(a)(a)为有效循环，则为有效循环，则(b)(b) (e)(e)就为无效循环。就为无效循环。 (a)(a)的循环长度为的循环长度为 n n=4, (=4, (n n是触发器的位数）是触发器的位数） 从状态转换图知，此电路不能自启动从状态转换图知，此电路不能自启动。 接入适当的反馈逻辑电路，可以将电路修改为能够自启动接入适当的反馈逻辑电路，可以将电路修改为能够自启动 的电路（从略）。的电路（从略）。 1000100001000100 0001000100100010 1100110001100110 1001

12、100100110011 1110111001110111 1101110110111011 （一）扭环形计数器（一）扭环形计数器 1 1、电路结构、电路结构 2 2、反馈函数、反馈函数 3 3、状态转换图、状态转换图 若取若取(a)(a)为有效循环，则为有效循环，则(b)(b)为无效循环。为无效循环。(a)(a)的循环长度为的循环长度为2 2n n。 在在(a)(a)循环状态中，由于电路每次状态转换时，只有一位触发循环状态中，由于电路每次状态转换时，只有一位触发 器改变状态，因而将电路状态译码时不会产生竞争器改变状态，因而将电路状态译码时不会产生竞争冒险现象。冒险现象。 此电路不能自启动。接

13、入适当的反馈逻辑电路，可以将电路此电路不能自启动。接入适当的反馈逻辑电路，可以将电路 修改为能够自启动的电路（从略）。修改为能够自启动的电路（从略）。 D1 = Q Qn （a)a)(b)(b) 1D1D C1C1 FFFF1 1 Q Q1 1 1D1D C1C1 FFFF2 2 Q Q2 2 1D1D C1C1 FFFF3 3 Q Q3 3 1D1D C1C1 FFFF4 4 Q Q4 4 D1 1 CPCP 0000000010001000 0001000111101110 11001100 111111110011001101110111 1010101011011101 0100010

14、010111011 01100110 010101011001100100100010 （三）最大长度移位寄存器型计数器（三）最大长度移位寄存器型计数器 1 1、最大长度、最大长度 循环长度为循环长度为2 2n n- -1 1 （除（除0 0以外）以外） 2 2、一般电路结构、一般电路结构 3 3、举例、举例（以（以 n n=3 =3 为例）为例） 1 1）电路结构）电路结构 1D1D C1C1 FFFF1 1 Q Q1 1 1D1D C1C1 FFFF2 2 Q Q2 2 1D1D C1C1 FFFFn n Q Qn n D1 1 CPCP 反馈逻辑反馈逻辑 =1=1 =1=1 1D1D C

15、1C1 FFFF1 1 Q Q1 1 1D1D C1C1 FFFF2 2 Q Q2 2 1D1D C1C1 FFFF3 3 Q Q3 3 D1 1 CPCP 3 3）状态转换图）状态转换图 (Q(Q1 1Q Q2 2Q Q3 3) ) 001001100100010010101101 011011111111110110 000000 4 4）此电路不能自启动。）此电路不能自启动。 接入适当的反馈逻辑电路，接入适当的反馈逻辑电路， 能够使电路自启动（略）。能够使电路自启动（略）。 D D1 1=Q=Q2 2Q Q3 32 2）反馈函数）反馈函数 4 4、常用、常用3 3 1212位最大长度移位

16、寄存器式计数器的反馈函数位最大长度移位寄存器式计数器的反馈函数 5 5、伪随机序列发生器、伪随机序列发生器 最大长度移位寄存 器式计数器又称为m序 列发生器或伪随机序列伪随机序列 发生器，发生器，它除了作计数 器以外，还可用于产生 具有固定循环规律的脉 冲序列。 寄存器的位数反馈函数 D1=Q2Q33 4 5 6 7 8 9 10 11 12 D1=Q3Q4 D1=Q3Q5 D1=Q5Q6 D1=Q6Q7 D1=Q2Q3Q4Q8 D1=Q5Q8 D1=Q7Q10 D1=Q9Q11 D1=Q6Q8Q11Q13 在最大长度移位寄 存器式计数器的基础上， 经过简单的修改可以得 到计数长度小于2n-1的 大部分计数器。 6.46.4序列信号发生器序列信号发生器 序列信号序列信号在时钟脉冲作用下产生的一串周期性的在时钟脉冲作用下产生的一串周期性的 二进制信号。二进制信号。 例：用例：用7416174161及门电路构成序列信号发生器。及门电路构成序列信号发生器。 其中其中7416174161与与G G1 1构成了