信息硬件综合设计课程设计数字钟的设计

1、武汉工程大学 计算机科学与工程学院综合设计报告设计名称： 信息硬件综合设计 设计题目： 数字钟的设计 学生学号： 专业班级： 09信息技术2班 学生姓名： 学生成绩： 指导教师（职称）： 课题工作时间： 2011年11月28日至 2011年12月16日说明：1、报告中的第一、二、三项由指导教师在综合设计开始前填写并发给每个学生；四、五两项（中英文摘要）由学生在完成综合设计后填写。2、学生成绩由指导教师根据学生的设计情况给出各项分值及总评成绩。3、指导教师评语一栏由指导教师就学生在整个设计期间的平时表现、设计完成情况、报告的质量及答辩情况，给出客观、全面的评价。4、所有学生必须参加综合设计的答辩

2、环节，凡不参加答辩者，其成绩一律按不及格处理。答辩小组成员应由2人及以上教师组成。5、报告正文字数一般应不少于5000字，也可由指导教师根据本门综合设计的情况另行规定。6、平时表现成绩低于6分的学生，取消答辩资格，其本项综合设计成绩按不及格处理。7、此表格式为武汉工程大学计算机科学与工程学院提供的基本格式（适用于学院各类综合设计），各教研室可根据本门综合设计的特点及内容做适当的调整，并上报学院批准。成绩评定表学生姓名： 邓曌 学号： 0905060205 班级： 09信息技术2班 类别合计分值各项分值评分标准实际得分合计得分备注平时表现1010按时参加综合设计，无旷课、迟到、早退、违反实验室纪

3、律等情况。由设计负责人给出完成情况3020按设计任务书的要求完成了全部任务，能完整演示其设计内容，符合要求。10能对其设计内容进行详细、完整的介绍，并能就指导教师提出的问题进行正确的回答。报告质量3510报告文字通顺，内容翔实，论述充分、完整，立论正确，结构严谨合理；报告字数符合相关要求，工整规范，整齐划一。5课题背景介绍清楚，综述分析充分。5设计方案合理、可行，论证严谨，逻辑性强，具有说服力。5符号统一；图表完备、符合规范要求。5能对整个设计过程进行全面的总结，得出有价值的结论或结果。5参考文献数量在3篇以上，格式符合要求，在正文中正确引用。答辩情况2510在规定时间内能就所设计的内容进行阐

4、述，言简意明，重点突出，论点正确，条理清晰。15在规定时间内能准确、完整、流利地回答教师所提出的问题。总评成绩： 分 补充说明： 指导教师： 陈艳 （签字）日 期： 2011 年 12 月 23 日答辩记录表学生姓名： 邓曌 学号： 0905060205 班级： 09信息技术 2班 答辩地点： 机电大楼3楼数字逻辑实验室 答辩内容记录：答辩成绩合计分值各项分值评分标准实际得分合计得分备注2510在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时间内能准确、完整、流利地回答教师所提出的问题。答辩小组成员（签字）： 2011 年 12 月 16 日指导教师评

5、语指导教师： 陈艳 （签字）日 期： 年 月 日一、综合设计目的、条件、任务和内容要求：1）设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。通过本次设计，要求同学们掌握数字钟的工作原理、设计方法，完成简单数字电路的设计；复习巩固逻辑电路及时序电路相关原理、应用知识；进一步学习、掌握各种常用芯片的逻辑功能及使用方法；学习计数器级联设计、数字系统的设计、测试方法。2）条件本次设计在数字逻辑实验室进行，为每个小组准备独立的试验台、电源、面包板（可以选用数字逻辑课程实验箱）、万用表、镊子、剪

6、刀、拔线铨、导线若干；提供设计需要的芯片，包括：晶体震荡器、分频器、计数器、段码管、段码管驱动译码芯片及各种门电路芯片、声光报警芯片及相应的电阻、电容等。教师提供设计思路概要（见附件9_1 综合设计详细指导说明）3）任务和要求（1）设计指标 以12/24小时计时制显示时、分、秒；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号；具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前10秒进行报时（选做）。（2）设计要求画出电路原理图；元器件及参数选择；系统设计、调试与分析。（3）制作要求 1-4人为一个小组，设计、装配系统，完成设计题目

7、，并能发现问题和解决问题。（4）编写设计报告 依照给定模板完成设计报告，要求体现自己的工作、收获和思考。 指导教师签字： 陈艳 2011 年 12 月 20 日 二、进度安排：14周 自由分组、查阅资料，确定初步设计计划。15周周一周三 学生学习相关知识，确定设计方案，完成秒计时的显示。15周周四周五 完成分、时计时显示。16周周一周二 完成校时、校分电路及闹钟电路的设计16周周三周四 系统总体测试、改进。写报告16周周五 答辩三、应收集资料及主要参考文献：1 蔡希彪，曹洪奎.单片机电子时钟系统的设计与仿真 j；中国科技信息； 2007年04期.2 方怡冰.单片机课程的教学与实验改革j.电气电

8、子教学学报.2006，第3期.3 刘文秀.单片机应用系统仿真的研究j.现代电子技术.2005， 第286 期.4 张友德.单片微型机原理、应用与实验m.上海：复旦大学出版社，2003.225256.5 阎有运电子技术实践教程北京：中国矿大出版社，20076 艾永乐数字电子基础北京：中国电力出版社，20077 谢自美电子线路设计实验测试（第二版）华中科技大学出版社，20038 康华光数字电子技术基础. 北京:高等教育出版社，2000.39 阎石数字电子技术基础（第四版）.北京：高等教育出版社，1998.11四、综合设计（课程设计）摘要（中文）：数字钟是一种用数字电路技术实现时、分、秒计时的装置，

9、与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.关键字:计数器；译码器；显示器；调时电路；数字电子钟五、综合设计（课程设计）abstract（英文）：the digital clock is one kind r

10、ealizes with the digital circuit technology, divides, the second time installment, compares with the mechanical clock has a higher accuracy and intuitive, and not mechanism, has the longer service life, obtained the widespread use. the digital clock theoretically speaking is one kind of typical digi

11、tal circuit, including the combinatory logic electric circuit and the sequence circuit. therefore, our design and the make digit clock is to understand the digital clocks principle, thus the academic society manufactures the digital clock. moreover through digital clocks manufacture further understa

12、nding each kind the small scale integration electric circuits function which and the practice means uses in the manufacture. when and digital clock including combinatory logic electric circuit and narrates the electric circuit. may further study through it with grasps each kind of combinatory logic

13、electric circuit and sequence circuits principle and the application method. key words: counter;decoder;monitors;regulation time;circuit;digital clock目 录摘 要iabstractii第一章 课题概述11.1研究背景11.2研究意义11.3研究目的21.4研究的应用2第二章 设计简介及设计方案论述22.1 分频器的设计32.2 时间计数电路32.3整点报时数电路的设计32.4校时电路的设计52.5时分秒计数器的设计62.6译码显示电路的设计7第三

14、章 系统工作原理93.1数字钟的工作原理93.2使用芯片及功能说明10第四章 系统功能的实现134.1模拟电路134.2调试过程13总 结15致 谢16参考文献17摘 要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进

15、一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.数字钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。这些方法都各有其特点。关键字：计数器；译码器；显示器；调时电路；数字电子钟abstractthe digital clock is one kind realizes with the digital circuit technology, divides, the second time installment, compares with the mechanical

16、 clock has a higher accuracy and intuitive, and not mechanism, has the longer service life, obtained the widespread use. the digital clock theoretically speaking is one kind of typical digital circuit, including the combinatory logic electric circuit and the sequence circuit. therefore, our design a

17、nd the make digit clock is to understand the digital clocks principle, thus the academic society manufactures the digital clock. moreover through digital clocks manufacture further understanding each kind the small scale integration electric circuits function which and the practice means uses in the

18、 manufacture. when and digital clock including combinatory logic electric circuit and narrates the electric circuit. may further study through it with grasps each kind of combinatory logic electric circuit and sequence circuits principle and the application method. the digital clocks design method h

19、as many kinds, for example, available small scale integration electric circuit composition electron clock; may also use the special-purpose electron clock chip to match the peripheral circuit composition electron clock which the display circuit and needs; may also using the monolithic integrated cir

20、cuit realize electron clock and so on. these methods respectively have its characteristic.key words: counter;decoder;monitors;regulation time;circuit;digital clock第一章 课题概述1.1研究背景数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越

21、来越强，并且有多种专门的大规模集成电路可供选择。从有利于学习的角度考虑，这里主要介绍以中小规模集成电路和器件设计数字钟的方法。随着微电子技术和超大规模集成电路技术的不断发展，家用电子产品不但种类日益丰富，而且变得更加经济实用，单片微型计算机体积小、性价比高、功能强、可靠性高等独有的特点，在各个领域得到了广泛的应用。数字钟是一种应用非常广泛的日常计时工具，数字显示的日历钟已经越来越流行，特别是适合在家庭居室、办公室、大厅、会议室、车站和广场等使用。lcd数字显示的日历钟显示清晰直观、走时准确、可以进行夜视，并且还可以扩展出多种功能。功能也越来越齐全，除了时、分、秒显示及闹铃。但通过我们对各种电子

22、钟表、历的不断观察总结发现目前市场的钟、历都存在一些不足之处，比如：时钟不精确、产品成本太高、无环境温度显示等，这都给人们的使用带来了某些不便。为此设计了一种简易的数字钟。1.2研究意义数字钟是采用数字电路实现对：时，分，秒，数字显示的计时装置，广泛用于个人家庭，车站，码头办公室等公共场所，成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度,远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各

23、种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。1.3研究目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路

24、的原理与使用方法。1.4研究的应用数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。第二章 设计简介及设计方案论述利用数字电路实验箱上面提供的晶体振荡器电路与分频器电路结合，调整相关内部的电阻和电容大小，使其输出信号频率为1hz，即构成了秒脉冲发生器。用两片74ls90级联构成60进制计数器，用来计“秒”，其cp输入为秒脉冲；另两片74ls90级联构成60进

25、制计数器，用来计“分”，其cp输入为“秒”变为0时产生的一个下降沿信号；还有两片74ls90级联构成24进制计数器，用来计“时”，其cp输入为“分”变0时产生的一个下降沿信号。这样六片74ls90实现了数字钟的计时功能。它们的输出用六片数码管显示，之间接六片74ls49译码器构成显示驱动电路。对“时”，“分”的调节采用将原来使他们计时加“1” 的信号切换为可控脉冲信号的方法。报时电路由555定时器构成的多谐振荡器，三极管和蜂鸣器组成，这样蜂鸣器输出的音频信号有高低变化。报时电路的驱动信号要在报时时间段内使振荡器工作。2.1 分频器的设计（1）由于石英晶体振荡器产生的频率很高，要得到秒脉冲，需要

26、用分频电路。（2） 选用3片中规模集成电路计数器74ls90可以完成分频的功能（3） 因每片为十分之一分频，3片级联则可获得所需要的频率信号，即第一片的q0端输出频率为500hz，第二片的q3端输出为10h z。（4） 分频器的功能只要有两个：第一是产生标准脉冲信号，第二提供功能扩展电路所需要的信号。图2-1 分频器的设计2.2 时间计数电路脉冲信号经过计数器，分别得到：秒“个位、十位，”分“个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为60进制，小时为12小时。表2-1芯片清单一览表器件名称规格数量74ls90274ls48274ls0012.3整点报时数电路的设计 报整点时数电

27、路的功能是：每当数字钟计时到整点时发出音响，且几点响几声。实现这一功能的电路主要由以下几部分组成： 减法计数器：完成几点响几声的功能。即从小时计数器的整点开始进行减法计数，直到零为止。 编码器：将小时计数器的5个输出端q4、q3、q2、q1、q0按照“12翻1”的编码要求转换为减法计数器的4个输入端d3、d2、d1、d0所需的bcd码。 逻辑控制电路：控制减法计数器的清“0”与置数。控制音响电路的输入信号。 减法计数器选用74ls191，各控制端的作用如下:为置数端。当=0时将小时计数器的输出经数据输入端d0d1d2d3的数据置入。为溢出负脉冲输出端。当减计数到“0”时，输出一个负脉冲。 为加

28、/减控制器。=1时减法计数。 为减法计数脉冲，兼作音响电路的控制脉冲。编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由5变量的卡诺图可得：d1的逻辑表达式如果用与非门实现上式，则 d2的逻辑表达式d0、d3的逻辑表达式分别为表2-2报整点时数电路编码器的卡诺图 分进位脉冲 小时计数器输出 减法计数器输入 cpq4q3q2q1q0d3d2d1d010000100012000100010300011001140010001005001010101600110011070011101118010001000901001100110100001010111000110111210010110

29、02.4校时电路的设计 当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时）。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是： 在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。 校时方式有“快校时”和“慢校时”两种： “快校时”是，通过开关控制，使计数器对1hz的校时脉冲计数； “慢校时”是用手动产生单脉冲作校时脉冲。这里采用“快校时”方式的校时电路，如图8所示，电路是由74ls00、74ls04以及电阻、电容开关等组成。其中j1为校“分”用的控制开关，j2为校“时”用的控制开关。

30、校时脉冲采用分频器输出的1hz脉冲，当j1或j2分别为“0”时可进行“快校时” ，如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时” 。“快校时”方式校时电路的工作原理是：对校“时”电路来说，正常计数时，开关断开，83处为高电平，与非门u25b解锁，82处为低电平，81处为高电平，与非门u25d解锁，则至“时”个位计数器的进位脉冲与“分”十位进位脉冲相同。校时时，开关接通，83处为低电平，80处为高电平，与非门u25d解锁，82处为高电平，与非门u25a解锁，则至“时”个位计数器的进位脉冲与校时脉冲相同，校时脉冲频率越高，校时越快，这里校时脉冲取1hz。校“分”电路同理。需要注意的是，校时

31、电路是由与非门构成的组合逻辑电路，开关s1或s2为“0”或“1”时，可能会产生抖动，接电容c1、c2可以缓解抖动，必要时还应将其改为去抖动开关电路。图2-1 “快校时”方式的校时电路图2-2“慢校时”方式的校时电路2.5时分秒计数器的设计 整个计数器电路由秒计数器、分计数器、时计数器串接而成。实现方法多种多样，下面介绍两种：60进制计数器是由两片74ls90和一片74ls00，采用整体置零法来实现的。24进制计数器也是由两片74ls90和一片74ls00，采用整体置零法来实现的。秒计数器和分计数器各自由一个十进制计数器74ls90和一个六进制计数器74ls90（qc输出六分频）串接组成，形成两

32、个六十进制计数器。时计数器可由两个十进制计数器74ls90串接并通过反馈接成二十四制计数器。图2-3 60进制计数器图2-4 24进制计数器2.6译码显示电路的设计译码驱动电路将计数器输出的bcd码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。译码器由六片74ls4组成，74ls48驱动器是与8421bcd编码计数器配合用的7段译码驱动器。一片74ls48驱动一只数码，72ls48是集电极开路输出，为了限制数码管的导通电流，在72ls48的输出与数码管的输入端之间均应串有限流电阻。译码显示电路可选用74ls48直接驱动共阴极的七段数码管。2.7清零电路可以设计一个清零

33、电路，使之具有开机清零和不掉电清零两种清零功能：开机清零是指在电路刚刚上电时可以使所有的计数器自动复位，即从零开始工作；不掉电清零是指在电路正常工作时，按动清零开关，使计数器全部回零。清零电路参考原理图如图2-5所示：图2-5 清零电路第三章 系统工作原理3.1数字钟的工作原理（1）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ttl门电路构成；另一类是通过cmos非门构成的电路，如图1.2所示，从图上可以看出其结构非常简单。该电路广泛使用于各种需要频率稳定及准确的数字电路，如数字钟、电子计算机、数字通信电

34、路等。图3-1 cmos晶体振荡器图3-1所示电路中，cmos非门u1与晶体、电容和电阻构成晶体振荡器电路，u2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容、与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。（2）分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分

35、频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768z的振荡信号分频为1z的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。常用的2进制计数器有74hc393等。（3）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器或24进制计数器，其输出为两位8421bcd码形式；分计数和秒计数单元为60进制计数器，其输出也为8421bcd码。一般采用10进制计数器如74hc290、74hc390等来实现时间计数单元的计数功能。欲实现12进制和60进制计数还需进行计数模值转换。（4）译码驱动及显示单元计数器实现了对时

36、间的累计以8421bcd码形式输出，为了将计数器输出的8421bcd码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。常用的7段译码显示驱动器有cd4511。3.2使用芯片及功能说明3.2.1 74ls90芯片74ls90计数器是一种中规模二一五进制计数器，将输出qa与输入b相接，构成8421bcd码计数器； 将输出qd与输入a相接，构成5421bcd码计数器；表中h为高电平、l为低电平、x为不定状态。74ls90逻辑电路由四个主从jk触发器和一些附加门电路组成，整个电路可分两部分，其中fa触发器构成一位二进

37、制计数器；fd、fc、fb构成异步五进制计数器，在74ls90计数器电路中，设有专用置“0”端r1、r2和置位（置“9”）端s1、s2。74ls90具有如下的五种基本工作方式：五分频；即由fd、fc、和fb组成的异步五进制计数器工作方式。十分频（8421码）；将qa与ck2联接，可构成8421码十分频电路。六分频；在十分频（8421码）的基础上，将qb端接r1，qc端接r2。其计数顺序为000101，当第六个脉冲作用后，出现状态qcqbqa=110，利用qbqc=11反馈到r1和r2的方式使电路置“0”。 九分频；qar1、qdr2，构成原理同六分频。十分频（5421码）；将五进制计数器的输出

38、端qd接二进制计数器的脉冲输入端ck1，即可构成5421码十分频工作方式。 74ls90为中规模ttl集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。其引脚排列图如下所示：图3-2 74ls90的引脚排列图3.2.2 七段译码器七段译码器与七段显示器的测量：把显示器与74ls48相连，第一接触时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发现还是没有显示正确的数字，后来经过同学的调试发现芯片引脚接触不良，所以确认芯片是否接触良好是非常重要的。3.2.3 74ls48芯片74ls48除了有实现7段显示译码器基本功能的输入（dcba

39、）和输出（yayg）端外，7448还引入了灯测试输入端（lt）和动态灭零输入端（rbi），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（bi/rbo）端。由7448真值表可获知7448所具有的逻辑功能：（1）7段译码功能（lt=1，rbi=1） 在灯测试输入端（lt）和动态灭零输入端（rbi）都接无效电平时，输入dcba经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除dcba = 0000外，rbi也可以接低电平，见表1中116行。（2）消隐功能（bi=0） 此时bi/rbo端作为输入端，该端输入低电平信号时，表1倒数第3行，无论lt 和rbi输入什么电平信号

40、，不管输入dcba为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。（3）灯测试功能（lt = 0） 此时bi/rbo端作为输出端， 端输入低电平信号时，表1最后一行，与 及dcba输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。（4）动态灭零功能（lt=1，rbi=1） 此时bi/rbo端也作为输出端，lt 端输入高电平信号，rbi 端输入低电平信号，若此时dcba = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。dcba0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。

41、表3-3 74ls48的功能表第四章 系统功能的实现4.1模拟电路4.2调试过程这次调试过程中出现了不少问题，第一次调试发现数码管的数字不变化，数字钟不计时，肯定是某个地方出错了，猜测原因有：振荡器连线出错，没产生1hz的脉冲；计数器的电源引脚、接地引脚没接好导致不工作。经检查，原来是清零端r01、r02没有接地。排除故障后，数字钟的“秒”显示器开始计时，但是“分”和“时”显示器却出现跳动的现象，猜测是“分”和“时”计数器受到干扰的缘故，经检查，原来是校时电路的开关有一端忘了接地，导致“分”和“时”的个位计数器ina一端电平不确定。接地后，“分”和“时”显示器不再跳动。然而一个问题解决了，另外

42、一个问题又出来了。“秒”十位显示器每次出现4的时候，就向“分”个位显示器进1，而不是像00-01-02-59-00-这样逢60进1，检查“秒”计数器，不知道哪里出错，把“秒”十位计数器74ls92的输出端qc接到校时电路的进位脉冲输入端，发现是“秒”十位显示器逢4进1，改为把“秒”十位计数器74ls92的输出端qd接到校时电路的进位脉冲输入端，则发现“秒”不再向“分”进位，百思不得其解，后来查了一下介绍74ls92引脚和计数功能的资料，发现的确是从74ls92的输出端qc接到校时电路的进位脉冲输入端，没有错，但是为什么就不行呢？我带着疑问再次检查“秒”与“分”之间的线路，查了几次，终于发现原来是我在校时电路的至“分”个位计数器的ina输入端无意中加多了一个非门，去掉非门后，终于正常进位了。我接好报时电路后，再调试，发现居然不是仿电台四低音一高音整点报时，而是59分51秒和59分59秒报时，重新检查，发现又是接错线了，改正后，终于达到了报时的要求：在59分51秒、53秒、55秒、57秒报低音，在59分59秒报高音。总 结通过这次课程设计，我们从实际问题的分析，电路的设计，连接电路到调试等各个步骤，熟悉了电路的设计步骤，也清楚了注意