13分立元件门电路 TTL门电路 半加器全加器

1、7.5 分立元件门电路分立元件门电路 7.5.1二极管与三极管的开关特性二极管与三极管的开关特性 7.5.2 分立元件门电路分立元件门电路 7.5.3 复合逻辑门电路复合逻辑门电路 8.1 集成门电路集成门电路 1 TTL与非门与非门 2 OC门门 3 三态门三态门(TS门门) 4 集成门电路使用的一些实际问题集成门电路使用的一些实际问题(了解了解) 8.2 半加器和全加器半加器和全加器 1 什么是最小项？什么是最小项？ 复习卡诺图化简法 2 n变量的最小项有变量的最小项有 ？个。？个。 2n个个 3 如何给最小项编号？如何给最小项编号？ CBA CBA CBA BCA CBA CBA CAB

2、 ABC 000 001 010 011 与项与项(乘积项乘积项)中所有变量都出现且只出现一次，中所有变量都出现且只出现一次， 出现的形式可以是原变量也可以是反变量出现的形式可以是原变量也可以是反变量 。 100 101 110 111 m0 m1 m2 m3 m4 m5 m6 m7 F=m( 1, 3, 4, 5, 7, 10, 12, 14 ) F AB CD 00 01 11 10 00 01 1110 01 F = + + 1 111 1 11 0 0 00 000 BCDAD ACD DBADCAABCBAP 00011110 AB CD 00 01 11 10 11 1 1 11

3、1111 DBDCAACBAP 7.5 分立元件门电路分立元件门电路 门电路是用以实现逻辑关系的电子电路，门电路是用以实现逻辑关系的电子电路， 门电路主要有：门电路主要有：与门、或门、与非门、或非门、与门、或门、与非门、或非门、 异或门异或门等。等。 由电子电路实现逻辑运算时，它的输入由电子电路实现逻辑运算时，它的输入 和输出信号都是用电位（或称电平）的高低表和输出信号都是用电位（或称电平）的高低表 示的。高电平和低电平都不是一个固定的数值，示的。高电平和低电平都不是一个固定的数值， 而是有一定的变化范围。而是有一定的变化范围。 7.5.1二极管与三极管的开关特性二极管与三极管的开关特性 开关

4、电路开关电路 uiuo Ucc R ui=UCC-uo=1 ui=0 -uo=0 D 饱和饱和 3V 0V uO 0 uO UCC +UCC ui R B RC uO T uO +UCC RC E C uO +UCC RC E C 3V 0V 二极管与门电路二极管与门电路 Z D1 D2 A B +5V 7.5.2 分立元件门电路分立元件门电路 A B 0 0 Z 0 0 1 0 1 0 0 1 1 1 二极管或门电路二极管或门电路 Z DA DB A B -12V A B 0 0 Z 0 0 1 1 1 0 1 1 1 1 BAZ +UCC -UBB A RK RB RC Y T 1 0 饱

5、和饱和 逻辑表达式：逻辑表达式：Y=A “0” 10 “1” “0” “1” AY 逻辑符号逻辑符号 1 AY 三极管非门电路三极管非门电路(反相器反相器) A B D1 D2 +12V 3.9KR 二极管二极管与与门门 A BA B -12V三极管三极管非非门门 D +12V +3V 1.5K 1K 18K P =30 Z 与非门电路与非门电路 7.5.3 复合逻辑门电路复合逻辑门电路 BA Z = 有有0出出1，全，全1出出0 A B D1 D2 -12V R 二极管二极管或或门门 A + B D +12V +3V 1.5K 1K 18K -12V P =30 三极管三极管非非门门 F A

6、 + B 或非门电路或非门电路 BA F = 有有1出出0，全，全0出出1 A B Y1 有有“0”出出“0”，全全“1” 出出“1” 有有“1”出出“1”，全全“0” 出出“0” &A B Y1 1 A B Y2 Y2 8.1 集成门电路集成门电路 分立元件门电路：体积大，速度低，带负载分立元件门电路：体积大，速度低，带负载 能力差，工作不可靠能力差，工作不可靠 集成门电路：体积小、速度快集成门电路：体积小、速度快、可靠性高可靠性高 按制作工艺可分为双极型按制作工艺可分为双极型/单极性两大类。单极性两大类。 TTL、CMOS逻辑门电路应用最广泛。逻辑门电路应用最广泛。 TTL:输入和输出端都

7、是半导体晶体管，称之为输入和输出端都是半导体晶体管，称之为 transistor transistor logic gate T5 Y R3 R5 A B C R4 R2R1 T3 T4 T2 +5V T1 E2 E3 E1 B C 1 TTL与非门与非门 Y=A B C T5 Y R3 R5 A B C R4 R2 R1 T3 T4 T2 +5V T1 1V (0.3V) “1” “0” 输入有低输入有低 “0”输出为输出为 高高“1” VY 5-0.7- 0.7 =3.6V 5V T5 Y R3 R5 A B C R4 R2 R1 T3 T4 T2 +5V T1 “1” (3.6V) 4.

8、3V 钳位钳位2.1V “0” (0.3V) 输入全高输入全高 “1”,输出为输出为 低低“0” 1V 全导通全导通 0001 0011 1011 1101 1001 0111 0101 1110 ABYC Y=A B C Y & A B C 输入端至少有一个低电平时，输入端至少有一个低电平时，T4发射极输出高发射极输出高 电平，产生拉电流；输入全是高电平时，电平，产生拉电流；输入全是高电平时，T5集电极集电极 输出低电平，产生灌电流。输出低电平，产生灌电流。 T2截止时，截止时，uc2为高电平，为高电平， uE2为低电平；为低电平； +5V uo R4 R2 R13k T2 R5 R3 T3

9、 T4 T1 T5 b1c 1 A B C 100 750 360 3K T2导通使导通使uc2降低降低uE2升高升高 T2集电极电压和发射极集电极电压和发射极 电压变化方向相反，所电压变化方向相反，所 以把这一级叫做以把这一级叫做倒相级倒相级 输出级工作特点：输出级工作特点：T4和和T5总是一个导通一总是一个导通一 个截止，有利于降低输出级的静态功耗，个截止，有利于降低输出级的静态功耗， 这种形式的电路叫做这种形式的电路叫做推拉式电路推拉式电路。 (3)TTL反相器传输特性反相器传输特性 (不要求不要求) AB段段:T2,T5截止，截止，T3,T4导通导通,uo=3.6V +5V uo R4

10、 R2 R13k T2 R5 R3 T3 T4 T1 T5 b1c 1 A B C 100 750 360 3K BC段段:uB2增大增大T2发射结正偏处于放大状态发射结正偏处于放大状态,T5仍截止仍截止 CD段段:Ui增大到增大到1.4V，T2,T5迅速转为饱和导通迅速转为饱和导通 输出高电平的下限值输出高电平的下限值 输出低电平的上限值输出低电平的上限值 阈值电压或门槛电压阈值电压或门槛电压 UOH(min) (4)TTL与非门的主要参数与非门的主要参数 (不要求不要求) UOL(max) UTH 低电平输入电流低电平输入电流IIL 高电平输入电流高电平输入电流IIH 输入为高电平时流入输

11、入为高电平时流入 输入端的电流输入端的电流(几十微几十微 安安) 输入为低电平时输入为低电平时 流入输入端的电流入输入端的电 流流 输入短路电流输入短路电流IIS (-1.6mA) +5V R2 R1 3k T 2 R3 T1 T5 b1 c1 IOL IIs1 IIs2 IIs3 输出为低电平时输出为低电平时 sLImaxo0 /IIN 扇出系数扇出系数: 与非门最多能带同类负载门的个数与非门最多能带同类负载门的个数 IiH3 +5V R4R2 R5 T3 T4 T1 T1 T1 IiH1 IiH2 输出为高电平时输出为高电平时 IHoHmax0 /IIN IOH 一般为一般为8-10个个

12、0 NN0 平均传输延迟时间：与非门工作速度的参数平均传输延迟时间：与非门工作速度的参数 t ui o t uo o 50% 50% tpd1tpd2 )( 2 1 21pdpdpd ttt 普通普通TTL与非门的输出端是不允许直接相连的。与非门的输出端是不允许直接相连的。 当一个门的输出为高电平另一个为低电平时，当一个门的输出为高电平另一个为低电平时， 将有将有 一个很大的电流同时流过着两个门的输出级，该电一个很大的电流同时流过着两个门的输出级，该电 流的数值远远超出正常的工作电流，可能使门电路流的数值远远超出正常的工作电流，可能使门电路 损坏。损坏。 (连接方式连接方式)将多个与非将多个与

13、非 门输出端直接并联连接门输出端直接并联连接 (5)线与线与 iO RL +5V R4R2 R5 T3 T4UOH +5V R2 R1 3k T2 R3 T1 T5 b1 c1 UOL +5V 输出为输出为 低电平低电平时时 输出为输出为 高电平高电平时时 i +5V R4 R2 T3 T4 T5 100 750 3K R3 UOH +5V R4 R2 T3 T4 T5 100 750 3K R3 UOL OC门电路门电路 OC门逻辑符号门逻辑符号 2 OC门门 (Open Collector Gate)集电极开路与非门集电极开路与非门 +V 当输出为高电平时，当输出为高电平时，T3截止，截止

14、， 由由V经过上拉电阻向负载提供电经过上拉电阻向负载提供电 流。流。 +V CC RC AB Y1A B & G1 Y2C D & G2 Y CD 21 YYY CDAB CDAB 3 三态门（三态门（TS门）门） Three-State Output Gate 高电平、低电平、高电阻高电平、低电平、高电阻 使能端使能端 TS门逻辑符号门逻辑符号 高电平有效高电平有效 0 高阻高阻 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 ABEY 1V 1V 应用举例：应用举例： (1) 用做多路开关用做多路开关 YA1 E 1 E 1 E A2 1 G1 G2 使能端使能端 1 0

15、禁止禁止 使能使能 1A 0 1 使能使能 禁止禁止 2A 时时 0E 时时 1E 任何时刻只允许一个三态门使能，其余为高阻态。任何时刻只允许一个三态门使能，其余为高阻态。 (2) 构成数据总线构成数据总线 E 1 E 1 E 1 G1G2Gn 1E2EnE A1A2An 数据总线数据总线 011101110 实现用一条总线分时传送几个不同的数据或控制信号实现用一条总线分时传送几个不同的数据或控制信号 4 集成门电路使用的一些实际问题集成门电路使用的一些实际问题 TTL门电路多余输入端的处理门电路多余输入端的处理 悬空悬空(视为视为“1”) 与非门多余输入端的三种处理方法与非门多余输入端的三种

16、处理方法 a接电源接电源 b通过通过R接电源接电源 c与使用输入端并联与使用输入端并联 a b c a接地接地 b通过通过R接地接地 c与使用输入端并联与使用输入端并联 或非门多余输入端的三种处理方法或非门多余输入端的三种处理方法 ab c 例：例：A=1101, B=1001，计算，计算A+B。 1 1 0 1 1 0 0 1 + 0 1 1 0 1 0 0 1 1 加法运算的基本规则加法运算的基本规则 (1)逢二进一。逢二进一。 (2)最低位是两个数最低位的叠加，不需考虑进位。最低位是两个数最低位的叠加，不需考虑进位。 (3)其余各位都是三个数相加，包括加数、其余各位都是三个数相加，包括加

17、数、 被加数和低位来的进位。被加数和低位来的进位。 (4)任何位相加都产生两个结果：本位和、任何位相加都产生两个结果：本位和、 向高位的进位。向高位的进位。 用半加器实现用半加器实现 用全加器实现用全加器实现 1.半加器半加器 BABABAS BAC 逻辑图逻辑图 =1 & A B S C A BC S 逻辑符号逻辑符号 CO A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 真值表真值表 8.2 半加器和全加器半加器和全加器 2.全加器全加器 A-加数；加数；B-被加数；被加数；CI-低位的进位；低位的进位；S- -本位和；本位和；C-进位。进位。 真值表真值表 CIABBA CIBABAS )( )( ABCIBA ABCIBABAC )( )( A BCISC 00000 00110 01010 01101 10010 10101 11001 11111 全加器逻辑图全加器逻辑图 逻辑图逻辑图 C= 逻辑符号逻辑符号 实现两个四位二进制数的加法运算。实现两个四位二进制数的加法运算。 A 1101；