实验一1位全加器电路设计

1、实验一 1位全加器电路的设计一、实验目的1、学会利用Quartus n软件的原理图输入方法设计简单的逻辑电路；2、熟悉利用 Quartus n软件对设计电路进行仿真的方法；3、理解层次化的设计方法。二、实验内容1、用原理图输入方法设计完成一个半加器电路。并进行编译与仿真。2、 设计一个由半加器构成1位全加器的原理图电路，并进行编译与仿真。3、 设计一个由1位全加器构成4位加法器的原理图电路，并进行编译与仿真。三、实验步骤1. 使用Quartus建立工程项目从【开始】 【程序】 【ALtera】 【Quartusll6.0】打开Quartus软件，界 面如图1-1示。图1-1 Quartus软件

2、界面在图1-1中从【File】 【New Project Wizard.】新建工程项目，出现新建项目向导New Project Wizard对话框如图1-2所示。该对话框说明新建工程应该完成的工作。在图1-2中点击|NEXT |进入新建项目目录、项目名称和顶层实体对话框，如图1-3所示，顶层实体名与项目名可以不同，也可以不同。输入项目目录如 E:0512301first、工程项目名称和顶层实体名同为fadder。图1-2新建工程向导说明对话框Hu* rro-jectDireptaryTTop Level Entity py駅What it the Ajerkmg irscifly Itf th

3、w prciect?I E:a05l230iyiistwi I 就 i； I hn i d i hk u 厲 “er? raddw-V/hat it the name of Ih? top-brol dcsion enliV forippjcd： Bis n日me i耳aeraUre and m戏cmgH# mslclb the crtitii nanc in lhe design fibIfaddeiUte EMR-ling Projert Settings Biek li lilt ； Piim =h图1-3新建工程目录、项目名、顶层实体名对话框接着点击next|进入新建添加文件对话框如图

4、 1-4所示。这里是新建工程，暂 无输入文件，直接点击|NEXT |进入器件选择对话框如图 1-5所示。这里选择Cyclone 系列的 EP1C6Q240C8。rxl苑即 帕 p弓IF nafinFS rf 可旳 nnrvrlFf sulrU Hk b the pcojcH HatoLNrw PmjBrrt Vi/Eaml: Arid Fi 1 rs FipafR ? nf Si target for compihtNzin.Shgw in Available dwicfl IhtFamiiv：T orgci device厂 uts device sebdfld by the Fillerf*

5、 5pecic deviceselectedl n Mvalable devicesI谥HylonePackage:Pin ciJLnit:Speedaade:Core vettage: 1 5VNdllB| LEsMeriwj.FL1AEF1C6Q 24006的別921602P1CC324OI：75900021 CO2EPIC GQ240C85980921 GOEP1C6Q 240175880921 BO2EPicsruo5980921602EP1C6T1i4C759809Z1602EP1C6TU4CB5980921602Aaihhl* rjviret- Sfjrw Advflrirprl

6、D pvirM一 -OnpdnlCm dcYiOT dardtopylil:irrit DSP & FAIv toHard&p n device r&sourc(【New.】打开新建文件对话框如图1-9所示。选择 BlockDiaoram/Schematic File按OK 按钮建立图形设计文件。缺省名为Blockl.bdf 如图1-10所示。图1-9新建文件对话框图1-10新建Block1.bdf 界面在Blockl.bdf窗口中任意处双击，弹出添加元件符号对话框图，这里先选择一 个与门如图1-11所示。Sr*boi.ibfdrltts;L & 工丿自beia/叼飢 e + Cl migar

7、jncbofls*亡I CiBlMPprmtivct1+C Luher 沁砖 driJl2Slaire:3ndZ对 R epeai-irsert mode Inr! symbaf us bhckI Lajncli MegAnSzard Pfug-Iotcc!処日gaMizard Plug北 Mangpf .2K图1-11添加元件符号对话框单击OK。与门符号被附在鼠标指针上，在Block1.bdf窗口中适当位置点击下，放置该符号。按 ESC键后，完成一次元件的放置，再选择与放置其它元件和引 脚，双击引脚符号在弹出的对话窗口中可改变其名称。元件和引脚放置完成后进行 连线，连线时，当鼠标位于一个符号

8、引脚上或图表模块边沿时连线工具变为十字形， 移动鼠标，选择开始点，按住左键拖动鼠标至结束点放开。从而完成半加器电路的 设计，如图1-12所示。整 BitMti.iMir-图1-12半加电路原理图点击保存bdf文件，接受默认的路径和文件类型，文件名改为Add file to current project选项选中。如图所示1-13所示，hadder.。默认图1-13 将bdf文件存盘对话框3、编译综合，生成半加器模块符号如图1-14，在Project Navigator窗口的File标签中的hadder.bdf文件单击右键, 在弹出的菜单中点击Set as Top-Level Entity，将h

9、adder.bdf文件设置为顶层实体。Project NavigatorA Fi 旦Dvi c DOp*n x n M Wi ndow7 EEbl峯Cl osAha【Start Compilatio n】或用编译快捷图标进行全程编译。若有错误，根据信息窗口提示找出并更正错误，直至编译成功为止。如图1-15所示。Q.4* rfl ldiLB J flLrt三 H CLmhe Uf. Filaipl 仙flrw* FiJ社 J Mwr 枷】44r:n w 女* F h &r WHt场 HifrEbf#d.E 环H ST 匚Hpud Tiw龟 H ur血sia ft J FiMtrHn 孰Quru

10、CI Fife I miliHKLU VninhB 4 JIB!Tltal CTf 11 tE filii FL1JIIt Zilhm.i-intufA iti id-ImSNPHiril - 5li： R fi IT 11 fHB q 0 mil L75 (Hjri.W- nr mu 恤卫如 fUhrgiuInrwEYLmIT.tu i. t i l indd i电冲Ln t Jd / 9 i)TiiurLi Anal-psH-图1-15编译成功窗口在图1-15窗口中，单击 确定 进入编译报告窗口，可查看编译报告、综合报告、适 配报告、时序分析报告等。本实验暂不分析此报告。如图 1-16，选

11、择【File 】 【Creat/Update 】 【Creat Symbol FILes for Current file】将设计好的半加器原理图文件生成一个模块符号文件hadder.bsfo4、创建全加器原理图文件并进行编译综合从【File】 【New.】打开新建文件对话框，选择Block Diaoram/SchematicFile再新建一个全加器顶层原理图文件。在新建原理图窗口中任意处双击，弹出添 加元件符号对话框，在Project目录下，选择hadder，窗口中出现一个大的符号，如图1-17就是半加器原理图生成的模块符号。包硕附Mt| Et IMI W|也函好“af1 DGCQ1 井号图

12、1-17添加模块符号对话框添加两个半加器模块符号，再添加一个或门和输入输出引脚，完成全加器电路 的设计如图1-18所示。图1-18全加器电路图点击保存，文件名为fadder.bdf,再将fadder.bdf置为顶层，进行全程编译，直至编译成功。如图1-19、1-20所示。图1-19将fadder.bdf置为顶层对话框butu II月汀*垃対UfirH甘Mdw站工.註丿词曲 t二兰Fil es冃 _J Btrite ktlflb hb；y-t I刪眠b諾_I ZhlFbFEr-L Jxl-lil山 _J 4r Jj1iS UkW CJ|JmUi 14电XiS|S 皿订 JtjcSb Fi Sv*

13、IH Fi n t+1in. fitdl lope dLKLb TiliJTildl TMFir，诃i |PJ m rry kalit fid FLLkixe5sftii - 5-： 抚 id 归 zi. snan a心 鼻期nt也滋.阳ms y rjt r.rU f伽宙血CeJxxuDlCl4C9hdTwe5脚H E K )0 I1 5C Efl V 图1-20编译成功对话框5、建立全加器仿真文件点击新建按钮，出现新建文件对话框如图1-21所示，选择 othersVectorWaveform File，出现仿真文件编辑界面如图1-22所示。图1-21新建仿真文件对话框理 AhiadlE T1

14、1瞬血*NFtrisi999 kllitarvat1?_55mSlat茨VsJu ui-mg “亂p聽LF 55 hi图1-22仿真编辑窗口选择【Edit】 【End time出现设置仿真时间长度对话框如图1-23所示，如可设为10us，单击0K结束设置图1-23设置仿真时间长度对话框选择【Edit】 【Grid Size出现设置仿真网格对话框如图1-24所示，如可设为100ns,单击0K结束设置。图1-24设置仿真网格对话框在图1-22中Name下方空白区域右击出现操作菜单，选择Insert Node or Bus，弹出添加节点或总线对话框如图1-25所示，图1-25添加节点或总线对话框选择

15、Node Finder出现查找节点对话框如图 1-26所示。在Filter栏中选择Pins:all， 在Look in栏中选择Fadder，点击List按钮。出现节点列表选择对话框如图1-27所示。点击中间全选按钮 三I再点击0口，所示节点被加到波形编辑窗口如图 1-28所 示。Jr Fimflirr图1-26节点查找对话框Wcrdf* Faridrt | 卜 l*i： Pnz -allI 717 Jn&Lide submit用tsladx FDLtidSslwlej Nd出UmAxig-iiroiTi JNwt抽brlQrl驚 二ir2MN_I3bRKI4卜PIN号kCHH IBr图1-27

16、节点列表对话框IMatur Tine Elarr19-05 ns卜 DamtETQpsInlefvH1&95 nsStart;.1 恥200 p nt4LU p n* bCD 1 ns EDO 卩 ih 1 us1 vs1 ns1 6- usFant19. 95 zIQ. 95 n物Tin61b-anB 0j.i.D 0etuiR tSWiE I图1-28添加节点后的波形编辑窗口 分别选择节点ain,bin,cin，利用波形编辑按钮设置节点的输入波形如图1-29所示,并保存波形文件为fadder.vwf。p pz ioa 0 Its 300.0 nz 3CO.O ns 400. Cl HJO.

17、 ns 600.0 ns TOO C ns 60C. 0 nt 1.325J图1-29节点输入波形设置选择出现【Assig nments 】Simultor sett ing【Setting 】在弹出窗口的 Category 下单击 Simultor setting ，对话框，在Simultor in put栏中设置仿真文件路径指向fadder.vwf 如图1-30所示，单击 OK结束设置。图1-30仿真波形设置选择【Process in g】 【Start simulatio n】或用快捷按钮进行波形仿真。仿真成功后, 生成全加器的仿真波形如图1-31所示图1-31全加器的仿真波形6、引脚锁

18、定选择【Assignments】 【Assignment Editor】在弹出的分配管脚对话窗口中的Category栏中Pin，在To栏中双击选择端口名称，在Location栏中输入相应的管脚，如图1-32所示。设置完成后保存，然后关闭该对话框。图1-32 分配管脚对话窗口选择【Assignments】 【Device】，在出现的 Device对话框中点击 Device&Pin Options，出现Device&Pin Options 对话框，选择 Unused Pins标签将未使用管脚 设置为高阻输入，如图 1-33所示。Reserve ail unused pinacas input hbslatedDevice 蠱 Fin OptiwisTinsIt ageFinError Jetectian CRC1Capacitive LoadingGeneral | Confisurition | frcgramminj FilesUnused Fi卫wSpecify deviceVida cp【Programmer】或点击工具栏中的编程快捷按钮打开编程器窗口并自动打开配置文件fadder.sof,选中Program/Confiure，如图1-34所示。单击 Start按钮开始进行下载配置，直至配置 成功。&观察实验结果 实验任务二、全加器 VHD