计算机科学与技术专业《计算机组成原理》试卷A和答案

1、xxxx 学院试卷答案20062007 学年 第 一 学期课程名称计算机组成原理试卷卷别考试ab闭卷rr计算机科学与技术 专业 2004 级班级方式开卷 号学线本试卷共四大题(3 页)，满分 100 分，考试时间 120 分钟。 请在答题纸上作答，在试卷上作答无效。栏名姓一、填空：（本题共 10 小题，每空 1 分，共 32 分）息信订1. 程序和数据都存放在存储器中，cpu 能自动识别它们。2. 按连接部件不同，总线通常可分为 系统总线 、 内部总线 和 通信总线 三种。1. 动态 ram 依据 电容存储电荷 的原理存储信息，因此一般在 2ms 时间内必须刷新一 次，刷新与 行 地址有关，该

2、地址由 刷新地址计数器给出。生级班级4.一个四路组相联的 cache 共有 64 块，主存共有 8192 块，每块 32 个字，则主存地址中 的主存字块标记为 9 位，组地址为 4 位，字块内地址为 5 位。考5.i/o 与主机交换信息的方式中， 程序查询和中断中 程序查询方式 体现 cpu 与设备是串行工作的。都需要通过程序实现数据传送，其业专系装6.已知x 1.1010100，则 x= 0.0101100 ,1/2x 1.11010100 。补 补7. 某机指令字长 24 位，共能完成 130 种操作，采用单地址格式可直接寻址的范围是 064k，采用二地址格式指令，可直接寻址范围是 025

3、6 。8. 中断判优的含义是 当某一时刻有多个中断源提出中断请求时，中断系统必须按其优先顺序予以响应，通常可用 硬件排队和 软件排队 来实现中断判优，后者所需的时间更长。中断服务程序的入口地址可通过 硬件向量法 和 软件查询法 获得，前者所需的时间短。9.控制器的控制方式分 同步控制方式 、 异步控制方式 、 联合控制方式 和 人工控制 方式 四类。第 1 页 共 6 页10.在用微程序实现的控制器中，微操作命令可采用 直接控制 和 编码控制 两种控制方式，后者又可分为显式编码（字段直接编码） 和 隐式编码 （字段间接编码） ，其中 隐式编码 （字段间接编码）微指令字长最短。二、名词解释 (本

4、题共 5 小题，每题 3 分，共 15 分)1. 计算机组成和计算机系统结构答： 计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细 节。计算机系统结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性。2. 机器语言和微程序答：一个机器指令由一段微程序组成。3. 组合逻辑控制单元和微程序控制单元答：组合逻辑控制单元采用硬件的方式实现控制器，速度相对较快。采用组合逻辑设计方法设计控制单元，思路清晰，简单明了，但因为每一个微操作命令都对应一个逻辑电路，因此一旦设计完毕便会发现，这种控 制单元的线路结构十分庞杂。微程序控制单元采用软件的方式

5、实现控制器，速度相对较慢，它采用与存储程序相类似的办法来解决微操作 命令序列的形成。4. 存取周期答：存储器进行连续两次独立的存储器操作所需的最小间隔时间。5. 通道答：通道是用来负责管理 i/o 设备以及实现主存与 i/o 设备之间交换信息的部件，它可视为一种具有特殊功能的处理器。通道有专用的通道指令，它能独立地执行用通道指令所编写的输入输出程序，但它不是一个完 全独立的处理器。三、简答(本题共 5 小题，每题 4 分，共 20 分)1.指令和数据都存于存储器中，计算机如何区分它们？答：通常完成一条指令可分为取指阶段和执行阶段。在取指阶段通过访问存储器可将指令取出；在执行阶段通过访问存储器可

6、将操作数取出。这样，虽然指令和数据都为 0、1 代码形式存在存储器中，但 cpu 可以判断出在取指阶段访问存储器取出的 0、1 代码是指令；在执行阶段访存取出的 0、1 代码是数据。例如，完成add m 指令需两次访存：第一次访存是取指阶段，cpu 根据 pc 给出的地址取出指令；第二次访存是执行阶段，第 2 页 共 6 页cpu 根据 ir 的指令中 m 给出的地址取出操作数。可见，cpu 就是根据取指阶段和执行阶段的访存性质不同来 区分指令和数据的。2. 什么是指令周期、机器周期和时钟周期？三者有何关系？答：指令周期是指一条指令从取指令到执行指令所花的时间。机器周期可看作所有指令执行过程中

7、的一个基准时间，机器周期取决于指令的功能及器件的速度。时钟周期是指每个微操作所花的时间。每个指令周期包含若 干个机器周期，一个机器周期包含若干个时钟周期。3. 能不能说机器的主频越快，机器的速度就越快，为什么？答：不能，因为机器的速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。同样主频的机器，由于机器周期所含时钟周期不同，机器的速度也不同。机器周期中所含时钟周期 数少的机器，速度更快。此外，机器的速度还和其他很多因素有关，如主存的速度、机器是否配有 cache、总线的数据传输率、硬盘 的速度以及机器是否采用流水技术等。4. 提高访存速度可采取哪些措施？简要

8、说明之。答：提高访存速度可从寻找高速元件和采用层次结构外，还可调整主存的结构也可提高访存的速度，如单体多字 系统和多体并行系统。5. 在程序中断方式中，磁盘申请中断的优先权高于打印机。当打印机正在进行打印时，磁盘申请中断，试问是 否要将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行？为什么？答：打印机的打印动作只受打印机本身控制，与cpu 无关，因此打印机正在打印时，即使有优先级别更高的磁盘请求中断，打印机也不会停止打印。而如果 cpu 正在执行打印机的中断服务程序，即打印机正在接收数据， 此时若磁盘请求中断，cpu 就要中断正在运行的打印机中断服务程序。四、综合题(本题共 4 小

9、题，共 33 分)1.（8 分）已知：x 1.0101，y 1.0011 求xy ，请采用 booth 算法实现运算。补 补 补xy 0.10001111补2.（8 分）设某机主存容量为 16mb，cache 的容量为 16kb。每字块有 8 个字，每个字 32 位。设计一个四路组相 联映像（即 cache 每组内共 4 个字块）的 cache 组织，要求：（1） 画出主存地址字段中各段的位数。（2） 设 cache 初态为空，cpu 依次从主存第 0、1、2、99 号单元读出 100 个字（主存一次读出一个字），并 重复此次序读 8 次，问命中率是多少？（3） 若 cache 的速度是主存速

10、度的 6 倍，试问有 cache 和无 cache 相比，速度提高多少倍？第 3 页 共 6 页解：根据每个字块有 8 个字，每个字 32 位，得出主存地址字段中字块内地址字段为 5 位。根据 cache 容量为 16kb214b，字块大小为 25b，得 cache 共有 29b，故 c9。根据四路组相联映像得 2r=4,得 r=2, 则 q=c-r=7根据主存容量为 16mb224b，得出主存地址字段中主存字块标记位数为 24-7-512.主存地址字段各段格式为主存字块标记 12 位组地址7 位字块内地址 5 位（2）由于每个字块中有 8 个字，而且初态 cache 为空，因此 cpu 读第

11、 0 号单元时，未命中，必须访问主存，同时将该字所在的主存块调入 cache 第 0 组中的任一块内，接着 cpu 读 17 号单元时，均命中。同理 cpu 读第 8，16、。、96 号单元时均未命中。可见 cpu 在连续读 100 个字中共有 13 次未命中，而后 7 次循环读 100 个字全部命中，命中率为（1008-13）/（1008）98.375（3）根据题意，设主存存取周期为 6t，cache 的存取周期为 t，没有 cache 的访问时间为 6t800，有 cache 的 访问时间为 t(800-13)+6t13，则有 cache 和没有 cache 相比，速度提高倍数为6t800

12、/（t(800-13)+6t13）-14.53（8 分）某机字长 16 位，存储器直接寻址空间为 128 字，变址时的位移量为6463，16 个通用寄存器均 可作为变址寄存器。设计一套指令系统格式，满足下列寻址类型的要求：（1） 直接寻址的二地址指令 3 条；（2） 变址寻址的一地址指令 6 条；（3） 寄存器寻址的二地址指令 8 条；（4） 直接寻址的一地址指令 12 条；（5） 零地址指令 32 条。试问还有多少种代码未用？若安排寄存器寻址的一地址指令，还能容纳多少条？解：字长 16 位，直接寻址空间 128 个字，需要 7 位表示，变址位移量-6463，7 位表示，16 个通用寄存器需要

13、 4 位表示。（1）直接寻址的二地址指令 3 条；0010 （2）变址寻址的一地址指令 6 条；第 4 页 共 6 页11 000 11 101 （3）寄存器寻址的二地址指令 8 条；11110 00011110 111 （4）直接寻址的一地址指令 12 条；11111 000 011111 101 1（5）零地址指令 32 条。11111 110 0 000000011111 110 0 0011111还有 29-32480 种代码未用，若安排寄存器寻址的一地址指令，除去末 4 位为寄存器地址外，还可容纳 30 条这类指令。第 5 页 共 6 页号学线4. （9 分）设有 32 片 256k1 位的 sram 芯片，问：(1) 采用位扩展方法可构成多大容量的存储器？(2) 该存储器需要多少字节地址位？(3) 画出该存储器与 cpu 连接的结构图，设 cpu 的接口信号有地址信号、数据信号、控制信 号 mreq#和 r/w#。解：32 片 256k1 位的 sram 芯片可构成 25