数字计步器设计综述

1、数字电子技术课程设计报告数字计步器设计山科大日期：2014年 1月 6 日指导教师评语一、设计任务（一）、系统功能本课程设计是设计数字计步器，要求采用4位数字显示步数， 传感器采用水银开关，主人走一步的时候，开关闭合一次，同时还应具备清零 的功能。为了实现对移动步数的累计，在人体移动时水平位置发 生变化从而触动水银开关使电路实现间断性的接触，从而产生脉冲信号使计数电路实现累计，达到记录人体移动步数的目的。具体具有功能如下：（1）采用4位显示数码管 记录步数，（2）采用水银开关，人行走一步，开关闭合一次，计数加一，加法计数器，（3）有清零，重启，暂停功能。（二）数字计步器设计数字电路设计任务1

2、系统框图与原理图设计2系统电路原理EDA设计与仿真3 硬件调试（三）EDA仿真实验条件要求大部分仿真用计算机软件Quartus 119.0来完成，进行仿真要求能够实现主体功能，实验结果存在的问题，要在报告中分析 其原因。二、设计内容1、系统框图与原理图设计1.1芯片选择及系统框图74LS390是双十进制的，相当于两个单十进制的计数器。并 且74LS160的清除端是异步的，异步计数器中容易出现的计数尖 峰从而影响实验结果。故选用 74LS390用74LS390就可以实现0-99的进位为实现0-9999的进位可 用两片74LS390再加上四片74LS247译码器和四个LED数码管就 可以很好的将7

3、4LS390输出的数字显示出来。电路的结构大致可分为4部分：输入部分，计数部分，译码 部分，显示部分。系统大致框图如下:1.2系统原理74LS390是下降沿触发的计数器，当开关J2开合时瞬间会产 生一个下降沿脉冲，计数器开始工作。输出端将数以二进制的形 式输入到译码器的输入端，译码器将数译码后输入到数码管使其 显示计数器所计的数。由于74LS390是一个双十计数芯片，下一 级的计数器的脉冲输入端INA的信号是由上一级的74LS390的输 出端QA和 QD相与后的输出提供的。当第一级计数计到 9以前， QA和QD相与的结果都是低电平，下一级的INA端始终为低电平。 当计数到9时，二进制1001,

4、 QA和QD相与的结果由低电平变为 高电平，但74LS390是下降沿触发的故下级计数器此时不计数, 当此级再来一个脉冲时，由于芯片计数性质，此级计数器由 9变 为0,二进制对应0000,此刻下级的INA端由高电平变为低电平， 对于74LS390而言接收到一个下降沿,下一级的计数器开始计数, 此时数码管显示的数为0010,依次类推，可以实现从0000到9999 的计数。74LS390的CLR端高电平有效，当J1开关打到地端实现 清零。2、软件设计2.1输入部分输入部分可分为两个部分：输入信号和清零电路。其中的输入信 号可由脉冲信号提供也可由下降沿触发。 由于这个数字记步器的 传感器是采用水银开关

5、，主人走一步的时候，开关闭合一次，用 下降沿触发才可使其模拟主人走一步的时候，开关闭合一次，即完成暂停功能。记数脉冲电路vcc5VR11.0 ohmJ1C1J.7uFpO0 Key - S pace在开关J1处用了积分电路，它的作用是防止开关的抖动造成 计数器计数不准确而且电容可以用来滤波对信号进行整形。 当开关K1打开时电路处于低电平状态，当开关K1打下来时电路 处于高电平，从而能实现目的记数脉冲产生电路用于控制计数 状态，当打下开关时系统将处于工作状态即进行数值累加由于工作电路计数芯片74390是下降沿触发的计数器,所以要使电路 工作就必须输入下降沿脉冲即由电压瞬时由高电平变为的电平 来提

6、供有效沿，如图3.1.图中电阻和电容的组合是为了防止干扰 使电路有一定的时间常数，在闭合开关时，不至于同时产生几个 脉冲而影响电路计数。清零电路：清零电路我们采用的是用单刀双掷开关来控制74LS390的清零端如图5V VCCJ2CKey = A将74LS390的清零端CLR短接后接到单刀双置开关的一个管脚开关的另两个角一个接电源一个接地。74LS390的清零端CLR高电平有效。当将开关接地端接通时清零端 CLR无效当接电源端接通时清零端CLF有效将计数器清零数码管显示为零从而实现了清零 功能2.2计数部分74LS390是双十进制计数器，它相当于两个十进制计数器。当74LS390的QA端和INB

7、端短接，QA作为输出，INA 作为脉冲的输入端时该计数器实现的是 8421码计数如果将QD端 和INA端短接，QD作为输出INB作为脉冲的输入端实现的是 BCD542码计数。我们采用的是BCD842码计数故将QA端和INB 端短接。当按下开关K1时对于74LS390而言有一个下降沿的脉冲,计数器 工作并通过它的输出端将数以二进制的形式输入到译码器的输 入端,译码器将数译码后输入到数码管的管脚使其显示计数器所 计的数。由于下一级的计数器的脉冲输入端INA的信号是由此级 的74LS390的输出端QA和 QD相与后的输出提供的。当此级计数 计到9以前，QA和QD相与的结果都是低电平故下级的INA端始

8、 终为低电平当计数到9时QA和QD相与的结果由低电平变为高电 平但74LS390是下降沿触发的故下级计数器此时不计数,当此级 再来一个脉冲时，此级计数器由9变为0,此刻下级的INA端由高电平变为低电平,对于74LS390而言来了个下降沿,下级的计数器 计数，此时数码管显示的数为10依次类推重复计数。可以从0计 数到9999如此重复。tKA- 1 rriA 1 TMBlCIJt74LS39(W1B46f1J LLh栓 SO8N I1QA 】二 Hfi1031亡gXQC18-LjO -4074LS390N2.3译码部分由于计数器输出的是二进制码，无法用数码管直接输出，要想正 常的输出就必须使用七段

9、译码器来驱动数码管。74LS247是用来驱动共阳数码管的。+5v16J7J174LS247E2一612b11c10d9e15工14g13afgbecd167174L2247213.12IF10丄15142.4显示部分数码管是一种以发光二极管为基本单元的半导体发光器件。 在我们日常生活中，比如电子秤、电子数码钟等的显示都是利用 数码管实现，数码管现今已得到广泛的应用。它是段式数码显示器件，它有7个字段，每段为一个半导 体发光二极管。发光二极管与普通二极管一样，具有单向导电性。 当外 加反向电压时，发光二极管截止；当外加正向电压且数值 足够大时，发光二极管导通，发光二极管能发出清晰的光线。选择不同

10、字段发光，可显示出不同的字形，例如上图当 b，c段 亮时，显示1.3、系统EDA设计与仿真3.1 EDA软件和硬件环境MultisimIO、Protel DXP 20043.2 EDA设计仿真HE74LS247NLMT*sWie-aU11AT4SHSV3.3PCB版图设计=*z1sL -尸11St1VCC7S7N74LS247NmH” iti23jfiU19Tilli u TITi I I , 1三、调试与结果分析在课程设计中调试时一个非常重要的环节，它可以让设计者 认真检查自己的设计思路以及提高判断错误的能力。由于线路非常多，所以每一步骤都要反复调试，否则出一点小毛病则难以排 查，本课设主要

11、从以下几个方面加以试。（1）当接入第一个逻辑元件74LS390时，将其单个连接成一 个计数部件，看其是否在数码管上正常进位显示。若数码管上显 示的数字出现异常，可以依次对出入输出的线路逐次排查，直到 显示的数字正常即可进入下一个元件的连接。(2) 第一个元件成功接入后，逐次接入下一个74LS390,并依 次不断调试，确保各个输出输入线路无故障， 4位数字显示进位 正常、暂停、复位都无异常，则本设计基本上就可以完成了。(3) 主干计数部分调试好了，现在只要接入逻辑开关，当然 秒脉冲信号也可以试用，不过要经常插拔不方便，用个逻辑开关 来控制，接入后能达到暂停、保持计数就完成了。四、总结通过这次基础

12、课程设计，让我知道在设计电路时考虑的远 比课堂上所学的要多。实际中总有很多限制因素是必须要考虑 的。设计思路决定产品的成本，性能等相关问题，因此一个良好 的设计思路，是电路的核心。而且在开始设计电路前把实验所要用的器件的功能和使用方法了解清楚是成功的基础。这次课程设计虽然只是学校给我们作业，但我们不能小看 他。以后我们工作后做的项目都是通过这个引申过来的。所以我 们不但要把实验要求完成，还要从经济实惠的角度考虑，用越少 的芯片和导线完成越好。本次实验让我初步学习和掌握了仿真软件 Multisim的使用. 设计思路有所提高，排查电路故障和调试的能力都得到了一个很 好的提升。一个实验很复杂，但只要有一点出错，电路就不能正 常工作，这时就考验了排故障的能力，比如说，个数码管中有些 不能正常工作，那就应该找到相