第八章 可编程逻辑器件

1、7:151 7:152 数字数字 系统系统 7:153 数字系统集成度高，甚至数字系统集成度高，甚至 可以做到可以做到soc（system on a chip） 7:154 基于与或阵列结构的器件阵列型基于与或阵列结构的器件阵列型 prom，eeprom，pal，gal，cpld cpld的代表芯片如：的代表芯片如：altera的的max系列系列 基于门阵列结构和查找表（基于门阵列结构和查找表（lut)的器件单的器件单 元型元型 fpga 7:155 熔丝或反熔丝编程器件熔丝或反熔丝编程器件actel的的fpga器件器件 体积小，集成度高，速度高，易加密，抗干扰，体积小，集成度高，速度高，易加

2、密，抗干扰， 耐高温耐高温 只能一次编程，在设计初期阶段不灵活只能一次编程，在设计初期阶段不灵活 sram大多数公司的大多数公司的fpga器件器件 可反复编程，实现系统功能的动态重构可反复编程，实现系统功能的动态重构 每次上电需重新下载，实际应用时需外挂每次上电需重新下载，实际应用时需外挂 eeprom用于保存程序用于保存程序 eeprom大多数大多数cpld器件器件 可反复编程可反复编程 不用每次上电重新下载，但速度慢，功耗较大不用每次上电重新下载，但速度慢，功耗较大 7:156 7:157 7:158 与门与门 输出恒为输出恒为 0的与门的与门 或门或门 (d) 互补输出缓冲器互补输出缓冲

3、器 (e) 三态输出缓冲器三态输出缓冲器 可编程可编程固定固定 7:159 : 结结构构 可可编编程程的的“与与”阵阵列列可可编编程程的的“或或”阵阵列列 7:1510 y3abcda b c d y2acbd y1ab y0cd e e 7:1511 7:1512 7:1513 用途：产生组合逻辑电路用途：产生组合逻辑电路 输出端只能当输出使用输出端只能当输出使用 7:1514 用途：组合逻辑电路，用途：组合逻辑电路， 有三态控制可实现总线连接有三态控制可实现总线连接 可将输出作输入用可将输出作输入用 12 11 2223 ii1: c1,i/o; c0,g,i/og, 输输出出 高高阻阻可

4、可通通过过输输入入 或或让让出出总总线线 1 1 1 0 7:1515 用途：产生时序逻辑电路用途：产生时序逻辑电路 7:1516 时序逻辑电路时序逻辑电路 还可便于对还可便于对“与与- -或或”输出求反输出求反 1aa 0aa 7:1517 时序逻辑电路时序逻辑电路 可产生可产生a、b的十六种算术、逻辑运算的十六种算术、逻辑运算 7:1518 7:1519 gal16v8 7:1520 3态控制态控制 选择器选择器 输出数据输出数据 选择器选择器:寄寄 存输出存输出? 反馈数据选反馈数据选 择器择器 乘积项选择乘积项选择: 需要第一项需要第一项? 控制信号控制信号 7:1521 7:1522

5、 由由epld发展而来发展而来 将类似将类似gal功能模块与开关矩阵集功能模块与开关矩阵集 成在同一芯片上成在同一芯片上 7:1523 lab逻辑阵 列模块 i/o单元 连线资源 逻辑阵列模块中包含多个宏单元 全局时钟 7:1524 宏单元内部结构 乘积项逻辑阵列乘积项逻辑阵列 乘积项选择矩阵乘积项选择矩阵 可编程可编程 触发器触发器 7:1525 可编程的可编程的i/o单元单元(ioc) 能兼容能兼容ttl和和cmos多种接口和电压标准多种接口和电压标准 可配置为输入、输出、双向、集电极开路和三态可配置为输入、输出、双向、集电极开路和三态,上拉，上拉， 下拉等形式下拉等形式 能提供适当的驱动

6、电流能提供适当的驱动电流 降低功耗，防止过冲和减少电源噪声降低功耗，防止过冲和减少电源噪声 支持多种接口电压（降低功耗）支持多种接口电压（降低功耗） 1.20.5um,5v 0.35um,3.3v 0.25um,internal 2.5v,i/o3.3v 0.18um,internal 1.8v,i/o2.5v and 3.3v 7:1526 可编程连线阵列可编程连线阵列(pia) 在各个逻辑宏单元之间以及逻辑宏单元与在各个逻辑宏单元之间以及逻辑宏单元与i/o单单 元之间提供信号连接的网络元之间提供信号连接的网络 cpld中一般采用固定长度的线段来进行连接，中一般采用固定长度的线段来进行连接，

7、 因此信号传输的延时是固定的，使得时间性能容因此信号传输的延时是固定的，使得时间性能容 易预测。易预测。 7:1527 7:1528 7:1529 7:1530 7:1531 1. iob 2. clb 3. . 互连资源互连资源 4. sram 7:1532 可以设置为输入可以设置为输入/ /输出输出( (并非所有都可输出并非所有都可输出) )； 输入时可设置为：同步（经触发器）输入时可设置为：同步（经触发器） 异步（不经触发器）异步（不经触发器） 7:1533 本身包含了组合电路和触发器，可构成小的时序电路本身包含了组合电路和触发器，可构成小的时序电路 将许多将许多clb组合起来，可形成大

8、系统组合起来，可形成大系统 7:1534 logic elements) 7:1535 7:1536 实际逻辑电路实际逻辑电路lut的实现方式的实现方式 a,b,c,d 输入输入逻辑输出逻辑输出地址地址ram中中 存储的内容存储的内容 0000000000 0001000010 . 0 . 0 1111111111 n个输入的逻辑函数需要个输入的逻辑函数需要2的的n次方的容量的次方的容量的 sram来实现，一般多个输入的查找表采用多个来实现，一般多个输入的查找表采用多个 逻辑块级连的方式逻辑块级连的方式 7:1537 n个输入的逻辑函数需要2的n次方的容量的sram 来实现，一般多于输入的查找

9、表采用多个逻辑块 级连的方式 abcdefgh=abcdefgh 7:1538 开关矩阵开关矩阵 7:1539 7:1540 7:1541 7:1542 stratix 7:1543 7:1544 7:1545 7:1546 7:1547 7:1548 7:1549 7:1550 7:1551 8.9 pld的编程的编程 一、开发系统一、开发系统 1. 硬件：计算机硬件：计算机+编程器编程器 2. 软件：开发环境（软件平台）软件：开发环境（软件平台） vhdl, verilog 真值表，方程式，电路逻辑图（真值表，方程式，电路逻辑图（schematic） 状态转换图（状态转换图（ fsm） 7

10、:1552 7:1553 7:1554 7:1555 7:1556 四、设计处理四、设计处理 综合和优化综合和优化 优化：将逻辑化简，去除冗余项，减少设计所耗用的优化：将逻辑化简，去除冗余项，减少设计所耗用的 资源资源 综合：将模块化层次化设计的多个文件合并为一个网综合：将模块化层次化设计的多个文件合并为一个网 表，使设计层次平面化表，使设计层次平面化 映射映射 把设计分为多个适合特定器件内部逻辑资源实现的逻把设计分为多个适合特定器件内部逻辑资源实现的逻 辑小块的形式辑小块的形式 布局与布线布局与布线 将已分割的逻辑小块放到器件内部逻辑资源的具体位将已分割的逻辑小块放到器件内部逻辑资源的具体位 置并利用布线资源完成各功能块之间的连接置并利用布线资源完成各功能块之间的连接 生成编程文件生成编程文件 生成可供器件编程使用的数据文件生成可供器件编程使用的数据文件 7:1557 7:1558 7:1559 1. 数据可先放在数据可先放在eprom或或 pc机中机中 2. 通电后，自行启动通电后，自行启动fpga 内部的一个时序控制逻内部的一个时序控制逻 辑电路，