2006半导体与EDA产业回顾与2007年的展望

1、2006半导体与 EDA产业回顾与 2007年的展望本文为中国集成电路特约专稿：内容包括对 2006 年半导体和EDA产业发展的回顾/2007年半导体与EDA产业 发展的展望 /Cadence 扮演的角色和发展的回顾与展望。2006 业界回顾半导体市场正继续成为电子设计自动化产业（EDA）最大的消费市场，并且是衡量电子产业整体健康状况的理想的 体温计一一而目前半导体产业看起来还是很健康的。EDA产业服务于电子产品的开发，并且可以通过产品开发过程中半 导体研发费用投入的提高进行衡量。EDA收入的增长有两个促进因素。首先，从国际化到鼓 励消费，电子产品的需求量正在增长。不过在所有的电子市 场板块中

2、，有三方面是最为突出的，它们是：计算、消费和 通信市场。它们一起组成了半导体产量的绝大部分，而根据 美国半导体工业协会统计，其复合年均增长率将保持健康状 态直到 2009 年。第二个因素是功能的大规模集成，这使得产品更加复杂， 需要更高的自动化程度， 才能及时上市， 同时设法降低成本。这些因素的共同影响为 EDA 带来了丰收的一年记住EDA在产品开发中扮演的角色， 而半导体研发成本 投入将继续增加的迹象预示着EDA健康发展的整体趋势。 实际上在2006年，EDA产业的预计收入增幅将高于原先的预 期。客户的成功将会转化为 EDA产业的继续成功。EDA扮演的更加重要的角色是对整个产品开发成本的影

3、响。EDA产业具备以更快的速度成长的潜力，企业解决方案 为我们的客户带来了真正的生产力的提升。半导体企业将会 更多地投入到EDA,以降低工程开发的工作量，而这部分仍 然是产品开发中成本和进度的最大影响因素。EDA的责任是提供创新和整合，从而减少产品开发的工作量和时间。由于 目前的细分市场和商业促进因素都很强，我们对此保持乐观。2006年最重要的EDA产品开发有一个共同的因素， 那就 是围绕解决影响企业工程开发领域的整体产品开发方面的 挑战。EDA产业的领导者们似乎已经重新走回创新之路，并 为企业提供端到端解决方案。一些重要的发展包括解决功率、 DFM问题，以及对65纳米工艺的强力支持。在200

4、6年里，EDA产业挺身而出，决定解决跨越设计团 队界限的低功耗和功率管理问题。正在开发的多种解决方案 已经表明了这一话题的重要性。一套能够通用的、被整个产 业所接受的功率格式的潜在影响是非常巨大的，该规则提供 从RTL设计开始一直到芯片实现和制造的完整的低功耗设计 流程，并且在每个步骤都必须考虑整个设计流程，以及工具 性能和设计师的设计。另外一个发展是有着代工厂全面支持的可靠的 65 纳米 设计流程。大量的公司已经跳过了 90 纳米，从 130 纳米直 接过渡到 65 纳米进行新的设计，这表明了客户对 65 纳米产 品价值的信心。 65 纳米生产流程的一个重要的副作用 （关联 问题）是可制造性

5、设计（DFM）继续被称为后 GDS处理和推 荐的设计规则所利用。我们已经开始看到这种挑战带来的附 带结果使得企业在 DFM 市场中获利。2007 年会有什么大突破？2007 年的大突破将会围绕以真正的企业级的角度对待 我们的客户所面临的问题，以及我们为实现他们的远景而提 交的解决方案。功率、验证、制造能力和进度等问题将需要 客户关注整个企业蓝图。功率管理对于多数细分市场来说都是至关重要的，尤其 是先进工艺节点。当你解决了尺寸问题后，开始需要提供更 多功能时，就必须要解决功率问题。这对于最大量消费芯片 的消费、计算机和通信市场来说尤其如此。另外一个大突破将会是真正的系统级设计和验证架构， 它能够

6、实现低功耗设计、 大幅 IP 复用以及全面验证。 即便是 在传统的机械型产品中，电子器件也开始越来越普遍，因此 芯片和系统验证已经成为重要的经济因素。与功率一样，电子器件的制造能力也将会成为整个企业 范围的职责。为此，分析、纠正和防止制造过程中的物理效 应和变化的能力将会成为整个产品开发过程的职责。 在 2007 年，客户将会寻找考虑制造性的企业设计系统，以解决 65 纳米和 45 纳米制造能力的问题。 在 2007 年，客户将会对 EDA 用于支持 45 纳米设计和制造的解决方案的准备状况提出考 验。目前 DFM 仍然围绕对制造性问题的后期纠正。 随着技术 融入到定制/模拟和SOC数字环境中

7、，真正的DFM将继续涌 现。与功率一样，某些制造性问题在微体系结构、设计和实 现阶段被最好地处理，但这些信息必须在整个团队和工具间 共享。在短期内，客户将继续使用有价值的 DFM startup 技 术分析和降低制造风险。很多 DFM startup 的缺陷在于他们 缺乏必要的设计和实现架构 ,用以支持优化和预防， 而这正是 下一代 DFM 所需要的。 与过去一样， 我们预期在这块市场将 会有较大规模的整合。Cadence的2006回顾及2007展望在Cadence，我们采用了全面的方法解决设计问题。对 此我们有着很好的条件，因为我们有集合整个电子产业生态 系统的能力，并且能够提供我们客户所需

8、的端到端解决方案。 考虑到功率的设计与实现是我们在 2006 年已经着手解决的 一个领域，更多的解决方案将在 2007 年及以后不断地推出。 另外一个领域是全方位验证。我们最近推出了一个系统级方 法用于验证，为更多应用市场的工程师所使用，并为我们的 客户大幅缩短上市时间。Cadence在合作和标准化努力方面有着悠久的历史。“Power Forward Initiative ”是由 Cadence 构想并发起的一个 业界合作组织，于 2006 年初开始努力推出了一个标准，创 造了统一的“通用功耗格式”(CPF表现IC功耗的规范，这清楚地表明了 Cadence 的标准化努力。标准化在当今业界势在必

9、行，因为实在无法指明设计的 功耗意图。在多功耗域、多重供应电压和频率变化的情况下 尤其如此。其结果是设计流程的支离破碎，因此很难实现自 动化。从很多业界领先企业获得集体的专业技术，其中的几个如 AMD、ARM、ATI、富士通、Freescale、NEC和台积电，“PowerForward Initiative ”将会为低功耗设计创建更为系统的、综合 的方法，为更高级的摸索和IP复用提供一个平台。PowerForward Initiative会员已经在进行 CPF的确认，这是一种新的 开放规范语言， 可将所有特定功率设计、 约束和功能性需求， 例如多重供应电压和电力关闭等捕获在单一文件中。通过连

10、接设计、验证和实现域，CPF实现了功耗降低方法的自动化，并提高可预测性。不再受低成品率或代价高昂 的重新投片的风险约束，设计团队可以将时间和资源专注于 最重要的地方创新。在产生制造成本之前实现功能上和 结构上的验证，并获得更好的上市时间的机会，整个设计和 制造链上的企业都可以采用新的工艺尺寸，开始利润丰厚的 低功耗设计项目。Cadence另外一个关注的领域也显示了我们端到端的方 法，这就是验证。最近我们推出了“ Cadence 企业系统级验 证实现软件、硬件和系统质量的可预测性。 ”这套针对企业 系统级（ESL验证的解决方案是自动化硬件、嵌入式软件和系统级验证这三者在系统范围管理和新的高性能引

11、擎的第 一次互相结合。该解决方案结合了 Cadence?R Incisive?R Plan-to-Closure Methodology ，拓展了传统的电子系统级方法， 使其不仅围绕系统工程师和 C级工具，还覆盖了企业的其它 部分，创建了一条从可执行计划到系统级闭合的途径。其结果是系统级质量的可预测性，将可为消费、网络和 无线电子市场设计的复杂系统级芯片（SoC）减少高达50%的上市时间，在此大量的嵌入式软件是其设计的一部分，而 验证软硬件互动是一个重要问题。展望新的一年，Cadence将会继续以满足客户需求为中心，努力成为客户“不可或缺的设计伙伴”。Cadence技术仍然是我们成功的关键，我们将为客户提供需要的尖端的企业 解决方案。Cadence设计与验证方案在2007年将会继续发展 壮大。在验证领域，客户对于我们的全面解决方案一直十分 看重。我们不仅提供可完成主要功能的工具，还向客户提供 方法学的改进。此外，对于我们与整个电子设计制造链的合 作伙伴在 2006 年推出的低功耗行动的工作，我们也将会继 续跟进。在2007年，Cadence将会在2006年推出的 Space BaseRouter 和 Cadence Chip Optimizer 的基础上， 为我们的实现平 台 Virtuoso 和 Encounter 添加新的功能，以实现真正的 “Design-of-manu