计数、译码、显示电路实验

1、实验五 计数、译码、显示电路实验目得掌握中规模集成讣数器74LS16 I及七段译码器CD4511得逻辑功能掌握共阴极七段显示器得使用方法，熟悉用示波器测试il数器输出波形得方法。二.实验原理计数、译码、显示电路就就是由讣数器、译码器与显示器三部分电路组成得逻辑电路。下而分別加以介绍。1、讣数器：il数器就就是一种中规模集成电路，其种类有很多。如果按照触发器翻转得次序分类，可分为同步计数器与异步汁数器两种;如果按照计数数字得增减可分为加法讣数器、减法讣数器与可逆il数器三种;如果按照讣数器进位规律又可分为二进制计数器、十进制il数器、可编程N进制i|数器等多种。常用讣数器均有典型产品,不须自己设

2、计，只要合理选用即可。本实验选用四位二进制同步讣数TQiA:祸器74LS 161做讣数器，该讣数器外加适当得反惯电路可以构成十六进制以内得任意进制计数器。图51就就是它得逻辑图。这个电路除了具有二进制加法讣数功能外，还具有预置数、淸零、保持得功能。图中就就是预置数控制端，1).C、B、A就就是预置数据输入端就就是淸零端.EP、ET就就是il数器使能控制端,RCO就就是进位借号输出端，它EPET D得主要功能有:CPQizFp:屯II： PBCO 异步淸零功能05-1 T4LS161的逻转电路若=0（输出低电平），则输出QdQcQbQa= 0OOO,除EP、ET信号外，与其它输入信号无关,也不需

3、要CP脉冲得配合，所以称为“异步淸零 同步并行置数功能在=1,且=0得条件下，当CP上升沿到来后，触发器QdQcQbQa同时接收D、C、B、A输 入端得并行数拯。由于数据进入讣数器需要CP脉冲得作用,所以称为“同步置数J由于4个 触发器同时置入,又称为“并行”。 保持功能在=1产1得条件卞，EP、ET两个使能端只要有一个低电平，计数器将处于数据保持状 态，与CP及D. C、B、A输入无关。 计数功能在=1. =1、EP=k ET=1得条件下JI数器对CP端输入脉冲进行计数JI数方式为二进制加法，状态变化在QdQcQbQ尸0000-1111间循环。7 4 LS161得功能表详见表51所示。表51

4、74LS161得功能表预置使能时钟预置数据输出EP ETCPDCBQd Qc Qb QaA0XXXXXXXX0 0 0 010XXtDCBD C B A110 XXA保持11X0XX X X X保持111 1tXXXXil-数XXX X本实验所需计数器就就是十进制讣数器,必须对74LS161外加适当得反馈电路构成十进制计数器，状态变化在QdQcQbQ A=0 0 00-1001间循环Q用反馈得方法构成十进制il数器一般有两种形式，即与反馈IL数法。反馈置零法就就是利 用淸除端构成，即:当QpQcQbQa= 1 010（十进制数1 0 ）时，通过反馈线强制il数器淸零，如图5-2 （a）所示。由

5、于该电路会出现瞬间10 10状态,会引起译码电路得误动作，因此很少被采用。反馈置数法就就是利用预置数端构成，把il数器输入端DtDaDzD全部接地，当计数器il到1 001（十进制数9）时，利用QdQa反馈线使预置端=0,则当第十个CP到来时，计数器输出端等于输入端电平，HP：Qd=Qc=Qb=Qa=0,这样可以克服反馈宜零法得缺点。利用预置端构 成得计数器电路如图5-2（b）所示。TTT-TTrii B C 3i1 B C D i1FTRCO1ETKO1EF712161011EF74LS161ECt XP QQeQcQq id0- 1CP CT QiQgQQo ib(Q图5-2用74LS16

6、1构成+进制计数器（a）反後置零法 （b）反後置数法以上介绍得就就是一片计数器工作得情况0在实际应用中，往往需要 用多片计数器构 成多位讣数器。下而介绍il数器得级联方法，级联可分串行进位与并行进位两种。二位十进 制串行进位计数器得级联电路如图5-3所示，其缺点就就是速度较慢。二位十进制并行进位（也称超前进位）计数器得级联电路如图5-4所示，后者得进位速度比前者大大提髙0图5-3 串行进位式二位+iS制计数器CP十位个位圈54 并行遊位式二位十进制计数器2、译码器:这里所说得译码器就就是将二进制码译成十进制数字符得器件。实验中选用得CD451 1就就是一个BCD码七段译码器，并兼有驱动功能内部

7、没有限流电阻，与数码皆相连接时，需要在每段输出接上限流电阻，见图5-5(3 )所示。表52就就是CD451 1功能表。3、显示器显示器采用七段发光二极管显示器，它可宜接显示出译码器输出得十进制数。七段发光显示器有共阳接法与共阴接法两种:共阳接法就就就是把发光二极管得阳极都接在 一个公共点(+5 V),配套得译码器为74 L S 46. 7 4 LS47等;共阴接法则柑反,它就就是把发光二极管得阴极都连在一起(接地)，配套得译码器为CD4 511.74LS48等。七段显示器得外引线排列图如图55 (b)所示。译餌器Cb) S示器图译码器和且示器表52CD4511功能表十进制或功能23456789

8、E000000000i入输岀字 型DCABa bC d e gf0011 11 11| l.l0 011 01100 01101 1 00二 1100 100 0 二 110011 10 1I1.1110 111 二01011 11 1 001 亡0111.1010I0 11 0 0111*11111.11*101111 01 1 011010110 01 1 111110 001 11 0010 010 01 11 1 1111 11 1 011XXX00 00 0 00X10XXXX锁世在上一个le=o时X1 11 11XX XX1 1三.实验内容1、测试74LS1 6 1得逻辑功能（i|

9、数、淸除、置数、使能及进位等 CP选用手动单次脉冲或IHz正方波。输出接发光二极管LED显示。2、按图56组装十进制i|数器并接入译码显示电路0时钟选择1 Hz正方波0观察电路得自动il数、译码、显示过程。3、（选做）将IHz方波改为Ikllz方波，用示波器分别测卜进制汁数器Qd、Qc. Qb、Qa得输出波形以及CP得波形比较它们得时序关系。4、（选做）设计并组装六十进制计数器。要求当十位讣数器数字为0时，显示器无显示。四、实验仪器电路实验箱2.数字万用表;示波器;3 i| 数器：74LS16JX2译码器:CD4511X2 四2输入与非门74LS00X1IkQ电阻X14RCP淸零图5-6 24

10、进制计数/译码血示电路Vcc五. 实验要求1、画出十进制计数、译码、显示电路中各集成芯片之间得连接图。2、画出十进制il数器CP、Qa. Q, Qc、Qd得五个波形得波形图，标出周期，并比较它们得相位关系。L画出汁数器输出得状态图。六、预习要求与思考题U复Alii数、译码匀显示电路得工作原理。2、预习中规模集成讣数器74LS 1 6 1逻辑功能及使用方法。3、进一步了解CD45i 1译码器与共阴极七段显示器得工作原理与使用方法。4、绘出十进制计数、译码、显示电路中各集成芯片之间得连线图。5、用示波器观察CP、Qd-Qa波形时，要想使所有波形符合时序关系，应选择什么触发方式?如果您选用外触发方式，那么应取哪个借号作为外触发宿号?七. 注意事项1、为了防止干扰，集成电路不用得输入端不许悬空，必须做适当得处理。2、检查显示器各段好坏时，