有关AD9361的学习记录

1、AD9361 学习记录、简介AD9361是ADI推出的面向3G和4G基站应用的高性能、高集成度的射频解决方 案。该器件集RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器 提供可配置数字接口。 AD9361接收器L0工作频率范围为70 MHz至GHz，发射器L0工 作频率范围为47 MHz至GHz，涵盖大部分特许执照和免执照频段，支持的通道带宽范 围为 200 kHz 以下至 56 MHz。两个独立的直接变频接收器拥有首屈一指的噪声系数和线性度。每个接收 (RX) 子系统都拥有独立的自动增益控制 (AGC)、直流失调校正、正交校正和数字滤波功能， 从而消除了在数字基带中提供这些功

2、能的必要性。 The AD9361 还拥有灵活的手动增益 模式，支持外部控制。每个通道搭载两个高动态范围模数转换器(ADC)，先将收到的I信号和Q信号进行数字化处理，然后将其传过可配置抽取滤波器和128抽头有限脉冲响应(FIR)滤波器，结果以相应的采样率生成12位输出信号。发射器采用直接变频架构，可实现较高的调制精度和超低的噪声。这种发射器设计带来了行业最佳的 TX误差矢量幅度(EVM),数值不到？40 dB，可为外部功率放大 器(PA)的选择留出可观的系统裕量。板载发射(TX)功率监控器可以用作功率检测器，从而实现高度精确的 TX 功率测量。完全集成的锁相环(PLL)可针对所有接收和发射通道

3、提供低功耗的小数N分频频率合成。设计中集成了频分双工(FDD )系统需要的通道隔离。、 AD9361 系统构成AD9361的框架如下图2-1所示:lU*ttn HAMrm nRd hw FHt4m P-nua MBK P 暉卑*TMDO, 0 0厂* I atrnrEHCHiff, ItfTCJMCEV vUUT OP 1= I QWU I：1*N TTU r TlUJI gfe鼻rrjFTllflr hggyTIR”7II d II twi I iwm _ _TIlUUIK圃 El日戶回_丄c._r-感圍可日早阜r-i| liT它支持2x2 MIMO通信,TX射频前端构成如下图RF OUTP

4、UTATTNC-nw?图2-1收发各有两条独立的射频通路。2-2所示:TXSecondaryFilterTX FilterDAC INPUTP haseSp iltter图2-2TX数据通路如下图2-3所示:PRgTX FIR*hBillMBS!IS?BBLPf图2-3RX射频前端构成如下图2-4所示:RF INPUTLNATIARX FilterADC OUTPUTPhaseSp iltter图2-4RX数据通路如下图2-5所示:图2-5、初始化及校准总述AD9361在上电之后便会进入休眠状态。此时用户需要根据所需参数，对芯片进 行初始化配置。其配置包括以下几方面：基本参数配置（包含 SPI

5、时钟频率、DCX（补卜偿、射频时钟使能）BB PLL频率配置及校准PolyPhase TX Digital Filter的系数写入PolyPhase RX Digital Filter的系数写入数字数据接口配置AuxDAC/AuxAD（初始化Control Out端口输出配置GPC端口参数配置频率无关的射频参数配置，包括 准等）LO Power、VCO&LD的参数配置、Charge Pump 校T/Rx频率综合器参数配置T/Rx工作频率配置及校准Mixer GM table 增益配置RX Gai n table 配置RX手动增益配置T/RX基带模拟滤波器校准（tune ）RX TIA配置及校准

6、二级TX滤波器校准ADC初始化BB/RF DC 校准发射数据正交性校准（相当于IQ校准）TX增益配置RSSI及功率测量的初始化使用AD9361,我们主要关注的有五个方面：一是其中各器件的校准；二是有关滤 波器的配置；三是有关数字部分接口的模式、工作方式的配置；四是射频工作状态机 控制；五是有关T/Rx增益的配置。以下分 4节对这几个方面分别阐述。四、时钟源和 RF & BB PLL频率综合器由于时钟是整个芯片的核心，在介绍上节所述五方面之前，我们先详述一下 AD9361的时钟、PLL和频率综合器。1、参考时钟及DCXOAD9361使用分数分频锁相环生成一个本地时钟为信号转换、数字滤波器、IO端

7、口提供时钟源。这些 PLL均需要一个参考时钟，这个时钟可以通过外部晶振提供， 或者由外部晶体加上一个可变电容生成所需频率。在使用外部晶体的情况下，需使用 DCXa卜偿晶体频率来保证输出参考时钟稳定。2、RF & BB PLL频率综合器图4-1（如图4-1所示），分别为T/RX频参考时钟输入后，分别进入 3个独立的PLL率综合器、基带PLL提供参考时钟源。3个PLL需各自进行校准。A) TX、RX PLL 的锁定在FDD模式下，TX和RX的PLL可工作在不同频率下，它们同时开启；TDD模式下，TX和RX的PLL根据收发情况轮流开启。一般的TDD模式工作状态按照 Rx-ALERT-Tx-ALERT

8、-Rx跳转，基带通过跳转 TXNRX言号来控制 TX、RX状态的跳转，当 TXNRX从 0跳变到1时，RX PLL关闭，TX PLL开启并进行重新校准锁定，反之TX PLL关闭，RX PLL开启并重新校准锁定。TDD模式下每次PLL校准锁定的时间大概为 45US60US左右。TX或RX时VCO不过假如系统每次收发帧所使用的载波频率不变，则不需每次打开 重新进行校准，而沿用上一次的校准值。此时需要在一次校准过后将寄存器中的 Cal比特关闭，这样可以明显得缩短信号收发之前，频率综合器的稳定时间。B) Fast Lock 模式假如你的系统需要在多个频点上工作，则可以使用Fast Lock模式，它支持

9、保存多个频点的频率控制字，使得频率变化是，PLL的锁定时间更短。然而这种模式TX和RX分别最多只能保存8个频点，还是有一点局限性。五、器件校准AD9361的校准及其校验方式简介如下表5-1所示:表5-1SIlbtdUDfiRun ft-mutneyUhbi-dtien Dn bbte 肿 ILLVCOwJI&dtQllOne：占* tir瓯 BOPLL lUnlUriKic JkHiUJTj05t7U ll wh汕 kiA刖Kf f屮血!昭 伽牡rwinpiJhceRk： ihKJ44L?l k昌卅倍也hlTv：1 whMirirtn*PF slti*5ircT VCO ralibcponQq

10、e ui论kkuCifr frfrqijWtQ wCtfd wrffierL 1 丹 TDO, rX斗回.wh已巾 TXMRk: 0ni47rniwPCQnd*ry Httr lnrOkt-ufxlar Twlirn 站 dMnacRixTlA iiallb 旧 tinhce. rTunualectru. update when M chargesWiAlK 勺砒up5：巳 Einv胡 LUT QP erfgc伽* 丿Femphng&Fhjnd(K ciFErfOvpkD 睛;诸 clFAitwhn don*PFpCofErtSyrinx lOhrtumfy rkiFigrsmofrthrn

11、lOoMHzOkO1i61. srif cknriwhcn dcKieFw qudJiJlurt fe Elidit IM MhL口畑5厲：Llrni when dooe每次芯片上电或者硬件复位之后都必须进行校准，校准之后的参数会被保存。校准的顺序由状态机控制，其状态如下表5-2所示。由于其中部分校准需导入其他校准所得结果，因此假如多个校准同时使能，则校准顺序由校准状态机控制。当 校准状态机停留在0x1状态时，表示校准完成。需要注意的是：T/Rx的基带滤波器校准不受校准状态机控制，必须在其他校准 均不进行时，进行T/Rx基带滤波器的校准。表5-2Calibration Stquein乜 StJ

12、Te|3iO|QhD(hl0x2gg(k4(ta5加60x7叹Su(AddOkFActive ColibroitieHiiCtkhrdiRxi WAIT slneDC offwt cahbronon fif RxK 0怯T talihriKin T)i I qjddrur# ulibtJtion Tj(2貳h虱 ui炉LdllLHdtianRx I qiMdrjtuf*Rk2 qLudidruir cdlilxiiTiDnTk moNiWfali lotion IDC off sei) Rj GMifLhJA 4jin 乂卵 fAhhrMon Fluih stjiteiF面对几个重要的校准进行

13、单独阐释。注1: RF频率综合器 VCO校准AD9361的发射和接收的频率综合器是独立的，因此TX和RX的RF VCO校准需分别进行。在TDD模式下，TXNRX高代表发射，TXNRX氐代表接收，做 RF TX VCO校准是,TXNRX需拉高；RF RX VCO校准时，TXNRXx低。FDD模式下，需要将 ENSM调整至 ALERT状态，随后使能频率综合器校准。官方建议无论使用 TDD还是FDD工作模式，均可在做 RF频率综合器VCO校准时, 使用FDD的校准方式，因为 FDD校准的频率更准确稳定，但是弊端是耗时较长。注2： T/Rx模拟滤波器校准模拟滤波器校准有一点需要注意，在进行校准带宽设置

14、时，带宽值需要设置成BB带宽的倍，BB带宽值是基带复数输出带宽的一半，即RX为26MHzTX为20MHz滤波器配置本节介绍发射和接收的滤波器通路。1、发射滤波器通路TX滤波器通路总体分为 3级数字滤波器和两级模拟滤波器，示意图如下图6-1所示：TX FIRMBlHBiHQIHTSBLPF2H0 LPF图6-1通路输入为I、Q两路12bit补码。A) TX数字滤波器数字滤波器分为4级，主要用于对接口 I、Q信号进行插值滤波。它们可由用 户控制选通。第一级Prog TX FIR支持1倍、2倍、4倍插值，可通过用户配置最高128阶位宽16bit滤波器系数，并且可提供0-6db滤波器增益。其插值倍数和

15、滤波器阶数关系如表6-1所示：表6-1IlnurpoMllonINumbwofTaps64123第二级HB1是一个固定2倍插值低通滤波器。其滤波器系数为?53, 0, 313,0, ?1155, 0, 4989, 8192, 4989, 0, ?1155, 0, 313, 0, ?53。频率幅度相应如图6-2:Normalized Frequency (x；r radZsample)0.9图6-20.20.30.40.50.60.70用Nomalized Frequency (xtt radZsample第三级HB2也是一个固定2倍插值低通滤波器，系数为?9, 0, 73, 128, 73,

16、?9。其幅频相应如图6-3所示。0o(8 m皿pn壬运oo o o o o5 5 0 51 1o o50J a.20.30.40.50.60.70.80.9Normalized Frequency (x需 rad/sample)旳 o 冈 g10-10.20.30.40.50.60,70-80.9Normalized Frequency f x;r rad/sampl包)o o o o o o o 亡/ 七 (邕Bep) seed(Bp) 乏图6-3第四级HB3/INT3可实现2倍或者3倍插值。2倍插值滤波系数为1,2,1 其幅频相应如图6-4所示。三倍插值系数为36, ?19, 0, ?15

17、6, ?12, 0, 479, 223,0, ?1215, ?993, 0, 3569, 6277, 8192, 6277, 3569, 0, ?993, ?1215, 0, 223, 479, 0, ?12, ?156, 0, ?19, 36，幅频相应如图 6-5 所示。矶 o 念0.10.20.30.40.50.60.7 O.S 0.9Normallized Frequency (x% rad/sample)oo2-0.10.20.30.40.50.607 O.S 0.91Normalized Frequency (x盯 rad/sampleo 曲 g 旳 .1 1图6-450-1500o

18、 a o5 o1 (鱼p) epn壬轻進Normalized Frequency (xtt rad/sampie)-500-10000.20,30.40.50.60.7 O.S 0.9Normalized Frequency (xtt rad/sampie图6-5100MHz通带带6-6所示:TIA/址He出LPFLPFDEC3HB；图6-6PROGRX FIRB) TX模拟滤波器在数字滤波信号经过DAC转换成模拟信号之后，需要经过低通滤波器在滤除杂散 干扰。模拟滤波器分为两级，带宽均可配置。第一级的带宽范围较窄，为 625kHz32MHz通带带宽设置为信号带宽的倍；第二级的带宽范围为 宽设置

19、为信号带宽的5倍。2、接收滤波器通路接收通路分为两级模拟滤波器和四级数字滤波器，连接示意图如图通路输出也为12bit补码。A) RX模拟滤波器接收端模拟滤波器也分为两级，第一级 TIA LPF的可配置带宽为1MHz70MHz配 置带宽设置为信号带宽的倍；第二级 BB LPF的可配带宽为200kHz，配置带宽为信号 带宽的倍。B) RX数字滤波器数字通路的4级滤波器正好是发射通路的反向。第一级HB3/DEC3为2倍或3倍抽取可选。2倍抽取的滤波系数为1,4, 6, 4,1，其幅频相应如图6-7所示。3倍抽取滤波器系数为55, 83, 0, ?393, ?580, 0,1914, 4041,512

20、0, 4041, 1914, 0, ?580, ?393, 0, 83, 55。其幅频相应如图 6-8所示。J 0.20.3 QA 0,50.60,70,60.9Normalized Frequency (xtt rad/samplO O OO OOJ a.20 3 QA 0.5060.7 O.S 0.9Normalized Frequency (xtt rad/sampleO O O O O O 12 3 - - 图6-70.9o 珂 g 1-15000,10.20.30,40,5060,70,8Normalized Frequency (x；r radZsample)-10000.20.3

21、0.40.50.60.70.9oo巧(苗2帕Sep) vseLIdNomalized Frequency xir radZsample)图6-8第二级HB2和第三级HB1均为2倍抽取的低通滤波器。其系数如下:HB2 ?9, 0, 73,128, 73, 0, ?9HB3 ?8, 0, 42, 0, ?147, 0, 619, 1013, 619, 0, ?147, 0, 42, 0, ?8HB2的幅频相应如图 6-9，HB3的幅频相应如图 6-10。Phase (degrees)5sssMagnitude (dB)Phase (degrees)Magnitude (dB)國6-so o oo0

22、pm2 o.w R5 0,6 0 s NOITna-_ized Frequency sdfsarrp一o9o0.2 o.w P4 0,6 s o.m NonnaHzed Frequency (xlr即dfsmmp一c)國6-961KiGoooooooOb0.2 0-w s s Q.6 0 s Nonn鱼-i2*d Frequency (XTr radf盅3P一e)5 O cS5O O Q o Oo copPM s s P5 0& s pm Ncr-ma_iz巾d Fr-eqcBnrty (XTradfsmmp-e)最后一级Prog RX FIR也支持1倍、2倍、4倍抽取，可通过用户配置最高 阶

23、位宽16bit滤波器系数，并且可提供-12db、-6db、Odb、6db滤波器增益。七、数字接口详述AD9361与数字基带的接口示意图如图7-1所示:t2AUX DACDATA CXKrD_ajmiTJ Iftlf . APZf曲、hlAnmfnlXtt*邯 CliHHitlilfnAl hndundthhAMimwOMi Rm 忙眄自吸4 1 jindO WordlMuknum Rf CharwiBl SbquI BofiiivdlhItungHbfiflTiLm 341E1 F rwRO# iKVUklnf 3zUi*Bf Hwlmarw- A Frwf WUurfegWRIHipilPE

24、W IH&piJR址 iHHltDDR盹sm 0sIhWllOPHfcn MniMRDOR 【H坤15EW盹IMHI?iHHt；5PH Bu, 4 MH)DDRBIHMlIPtohcruirChMpkM1.4i15-H15-se30理1$議冋理15.HSingbEhiphjq15J6M.7211,玮M77MB7WDu FdH Hill PuphKw强呛jo.?2恫 1.4434372J4iS-M妙扯Dud PartOipbH.7?1$%a723ft15.J415 MLVDS模式下，各接口时序的最高频率如表7-2所示。hrtliMl 釧:rtn ifijktilrpr kinjwidlh表7-2

25、血呻M6dr1A1TCHvb9LiF4tlHi1 R打；3A1T ifCoHhffurMIwiMlxlmuni Dth bu-CombifwJ IIIhhK WOfdlJ g lilbi 1VTWJ E mph FEqu*ntUIhg !e OVflnAmpIlftfIhMi Ptn Ful glpKmm0e：44 Umiled hvJiw mjdojB nher hjTidwihltti12bit 端CMO模式下，所有接口信号都是单端信号。在此电平模式下，允许两组口 P0_D P1_D并行使用，即允许双端口时序。CMO模式下，单端口信号 TX时序如图spec。7-2，RX时序如图7-3 ；

26、P0/1_D和T/Rx_D_P/N的对应关系可参见硬件连接的FB CLKPO_I屮ITl i,t| 11?T1|rq yll!jFrwTACLKpi_n|iiil图7-2_/rnijll：aXBi,ani riXX=gciF-.QiiqFW ffi*陆PO.D|11：D1图7-3LVDS模式下，每bit信号需要P和N两个接口，因此24bit接口用作12bit数 据信号。LVDS模式下，TX信号时序如图7-4所示，RX信号时序如图7-5所示。1K11-Dt. HL LVDl. MltohfX, hdl 1 PuK, (Ml =DFB_a.K_FFB_CLK_NTX_nwuE_p _/IX hRA

27、ML NTM_D(5aj_P rvsr LS：F _=亘首】；仁圮勺厂勺iic y L0IT 匸 W五HP 君亏磧示1巾TK_D|5 OLN 了 5-JkOPlfl； r_Q?iCr 耳 TMCJ T_S|1(i| 冥 心丸 丸 T.运同=# T_l”：flQ 匚00：DATACKPCATA_CLK_hhX_FRAlJE_TJFtH_D(5：(lLPRK_Df5-aLW图7-4IB 11. roRr FDD, LTOSv flictncmd, our i =”m, ntnjftioI.h灵聞 =y 兀戶勺 F司鬲乔n_pinKF|、可h：诃-f KFqM =竺W紅 1_咽_纸 5识 y *_4

28、11电X R口H / 空m _X 飞 y 忙厂 了 3_号H图7-5B）数据速率数据速率是针对数据端口和时钟的关系来区分。主要分为两种:Sin gle DataRate ( SDR、Dual Data Rate ( DDR。SDR的时序举例如下图7-6所示:1R1T. $DH, TLD. “Ihtfe Pon,IMljLft. 0)(01 lhuOt. OiAHjifCfB_CLKTX FRAMETT0E4po_Diia|P1_Df1i Q|图7-6DDF的时序举例如图7-7所示:iRirPDH. nxL yir PDd.d诫(i =Ma w7i?=wk.FB_a.K/ / / PC DH Q

29、|匸XTijiiaX*TiiSTissn Ji11 1 ! aX mmPl XII 01i图7-7C) 端口模式Dual Port )和单端端口模式的区分主要根据使用端口的个数上，分为双端口( 口( Single Port )。单端口如图7-8所示；双端口如图 7-9所示。1RI1.00R. TW. i 4* PMl TifU.gfVrDATA_CLKpj(_fpamePl Ofli D|/ / / t4hheicflptlonSLEEP0Etatewith ADUJbl docks/BlJPlJ.disabledWAIT0Sriitbeuzeri disabled (ycmer moving

30、 nKuJie)LALlUKATIOn1 2,2WAirijALCHTd4dAFuwd Jeldy let Ly0fcO24 dlhJ Reiitei Qw025ALERT5Syhtiwsiiert end bledTi6Tx sigrtdl hiirx FLUSH7Frnne to ailow digitjl HicnHd lignal path to flushRxARx Eipiidi rhdin pnahlwlfa FLUSH9Time to 油low dignji 冊crs 伽 signal psithFnnTOTh Aixi Bk signal fhairw pnflW聞FDD F

31、LUSHnTime tQ tllow digital Ale rs and gr4l path t口命ufh1、SPI控制SPI控制跳转与接口时钟 DATA_CLKE个时钟域，因此被认为是异步跳转，默 认关闭，可通过ENSM Co nfig1寄存器打开。ENSM犬态机控制寄存器如下表 8-2所示:表8-2EhAflIJJTATEMACHINEt ENM | 用 EG 恬 TE 站 013 THROUGH 37Hcgtittf AddrtuATanrcorM0504tf3D301OQDefaultft/WotsfAlSW MadeOpenFDD Mod?01 hFt/WfWSW Config *

32、triable RxDd忖 Pert for3ForwRit OiFoFDD犬态通过Force Tx控制。2、ENABLE/TXNRX PIN空制PulseENABLE/TXNRX Pir控制跳转默认开启。这种控制模式还分两种：一种是Mode 二是 Level Mode。Pulse ModePulse Mode的Pulse主要是针对 ENABLE言号而言的。TXNR）主要标示下一个 状态是跳转到TX还是RX为1时跳转tx,为0时跳转RXENABLED脉冲的形式给出，脉宽不得小于一个FB_CLK周期。TDD模式下控制时序如下图8-2所示：sWHHHH WHMWH IWimMllUmenable

33、nTXNRXhl卵灯AaJTALffirFUAlMITJt8-2FDD模式下，控制时序如图8-3所示:5 wffliiiiiiuinmiiiiiiiir imrai即uimnor iimiiiiiiiiiMiii EMM n n n nETJSH STATEEJ Q I z 館 r ALERTFDDALERTALEUTg图8-3Level ModeLevel Mode下，ENABLED电平形式给出，而 ENABLED号为高时表示芯片现在 处于工作状态。而 VCO LDO的上电使能还是要通过 SPI配置。TDD模式下，控制时序如图 8-4所示:suinnmmr mniwnr lUHmiiiimTXhlffKENMWATC(细 I g r呦ffwg ALE云RXALERT图8-4FDD模式下，控制时序如图8-5所示:simwimimiirr-BummiuH iMuumnIIEMSH STATEta.O料5 啓富佃A1LEHT1rr)&1 1 ALERT 1FDD1 1ALERT11、FDD Independent图8-5模式CMAfM_44 r3AD9361的TX和RX在FDD模式下允许工作在同一载波频率下，这就使得FDD模式不局限于仅适用在全双工系统中。像wifi