1-4测验组成原理讲解

1、1. 用二进制代码表示的计算机语言称为机器语言，用助记符编写的语言称为汇编语言。2. 计算机系统的三个层次结构由内到外分别是硬件系统、系统软件和 应用系统。3. 编译方式是使用编译程序把源程序编译成机器代码的目标程序，并以 机器程序 的形式保留。4. 计算机系统的层次结构中，位于硬件系统之外的所有层次统称为虚拟机5. 现在主要采用总线结构作为计算机硬件之间的连接方式。6. 存储程序，并按 地址 顺序执行，这是 冯.诺依曼 型计算机的工作原理。计算机中有两股信息在流动：一股是 控制信息，即操作命令，其发源地是 控制器，它分散流向各个部件；另一股是 数据信息，它受 控制信息 的控制，从一个部件流向

2、另一个部件，边流动边加工处理。7. 假定基准程序A在某计算机上的运行时间为100s，其中90s为CPU寸间，其余为I/O时间。若CPU速度提高50%,1/0速度不变，则运行基准程序 A所耗费的时间是（70s）。8. 至今为止，计算机中的所有信息仍以二进制方式表示，其理由是 。A节约元件B.运算速度快C.物理器件性能决定D.信息处理方便9. 对计算机的软、硬件资源进行管理，是的功能。A.操作系统B.数据库管理系统C.语言处理程序D.用户程序10. 冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPIE分它们的依据是（）A.指令操作码的译码结果 B.指令和数据的寻址方式C.指令周期的不同

3、阶段D.指令和数据所在的存储单元11. 存储字长是指（）。A.存放在一个存储单元中的二进制代码的组合B.存放在一个存储单元中二进制代码位数C.存储单元的个数D.机器指令的位数12. 当前设计高性能计算机的重要技术途径是（ ）A.提高CP主频B.扩大主存容量 C.采用非冯诺依曼D.采用并行处理技术13. 兼容性是计算机的一个重要性能，通常是指向上兼容，即旧型号计算机的软件可以不加修改地在新型号 计算机上运行。系列机通常具有这种兼容性。 （错）14. 计算机“运算速度”指标的含义是指每秒钟能执行多少条操作系统的命令 （对）15. 利用大规模集成电路技术把计算机的运算部件和控制部件做在一块集成电路芯

4、片上， 这样的一块芯片叫 做单片机 （错） 是 cpu16. 冯诺依曼计算机体系结构的基本思想是什么？按此思想设计的计算机硬件系统应由哪些部件组成？它 们各起什么作用？（1）计算机应包括运算器、存储器、控制器、输入和输出设备五大基本部分.（2）计算机内部应采用二进制来表示指令和数据 . 每条指令一般具有一个操作码和一个地址码 . 其中操作码 表示运算性质 , 地址码指出操作数在存储器中的地址 .（3）将编好的程序送入内存储器中 , 然后启动计算机工作 ,计算机无需操作人员干预 ,能自动逐条取出指令和执行指令.按此思想设计的计算机硬件系统应由运算器、存储器、控制器、输入和输出设备五大基本部分组成

5、.计算器又称算术逻辑部件，简称ALU,是计算机用来进行数据运算的部件.存储器是计算机中具有记忆能力的部件，用来存放数据或程序.存储器就是一种能根据地址接收或提供指令 或数九的装置.控制器是计算机的指挥系统，计算机的工作就是在控制器下有条理的协调工作的.输入设备是用来输入程序和数据的部件.输出设备是用来输出结果的部件.第三章1. 根据连线的数量，总线可分为串行总线和 并行 总线，其中串行 总线一般用于长距离的数据传送。2. 主设备是指 已获得总线控制权 的设备，从设备是指 被主设备所访问的设备。3. 异步方式下，总线操作周期时间不固定，通过应答 信号相互联络。4. 决定总线由哪个设备进行控制称为

6、 总线仲裁；实现总线数据的定时规则称为总线通信。5. 衡量总线性能的一个重要指标是总线的总线带宽，即单位时间内总线传输数据的能力。7. 在集中式总线仲裁中，独立请求方式_方式响应时间最快，链接查询方式对电路故障最敏感。8. 在计数器定时查询方式下，_设备地址线上的值和设备号相一致 的设备可以使用总线。9. 在菊花链方式下，越接近控制器的设备优先级越高 。10. 计算机使用总线结构的主要优点是便于实现积木化，同时 。A减少了信息传输量B提高了信息传输的速度C减少了信息传输线的条数D加重了系统的工作量11. 信息可以在两个方向上同时传输的总线属于。A单工总线B半双工总线C全双工总线 D单向总线12

7、. 在计数器定时查询方式下，若计数从一次中止点开始，则 。A设备号小的优先级高B设备号大的优先级高C每个设备的使用总线机会相等D以上都不对13. 下面所列的不属于系统总线接口的功能 。A数据缓存B数据转换C状态设置D完成算术及逻辑运算14. 在的计算机系统中，外设可以和主存储器单元统一编址。A单总线 B 双总线 C 三总线D以上三种都可以15. 同步通信之所以比异步通信具有较高的传输速率，是因为（）。A 同步通信不需要应答信号且总线长度较短B 同步通信用一个公共的时钟信号进行同步C 同步通信中，各部件存取时间较接近D 以上各项因素的综合结果16. 在现在流行的 PC 系统中，能与外设进行高速数

8、据传输的系统总线是（ ） 。A. ISA 总线 B. PCI 总线 C. EISA 总线 D. CPU 总线17. 在系统总线上，不可能传输的是（ ）。A. 指令 B. 操作数 C. 握手（应答信号） D. 中断类型信号18. 某总线有104根信号线，其中数据线32根，若总线工作频率为33MHz则其理论最大传输率为（）A.33MB/S B.64MB/S C.132MB/SD.164MB/S19. 总线的异步通信方式是（）。A 既不采用时钟信号，也不采用握手信号B 只采用时钟信号，不采用握手信号C 不采用时钟信号，只采用握手信号D 既采用时钟信号，也采用握手信号20. 下列关于USB总线特性的描

9、述，错误的是（）A 可实现外设的即插即用和热插拔B 是一种通信总线，连接不同外设C 可通过级联方式连接多台外设D 同时可传输 2位数据，数据传输率高21. “总线忙”的建立者是（ ）A 总线控制器 B CPU C 获得总线控制权的设备 D 发出“总线请求”信号的设备22. 采用无压缩方式传输一张分辨率为 640x480像素，65535色的照片，设有效数据传输率为 56kbit/S，大 约需要的时间是（ ）A 34.82 B 43.86 C 85.71 D 87.77解析： 65536色，故而颜色深度为 16位，敞而占据的存储空间为 640x480x16=4915200bit 。有效传输时 间=

10、4915200/（56 X 103）s 87.77s。23. 某总线支持二级cache块传输方式，若每块6个字，每字长4B,时钟频率100MHZ当读操作时，第一个时钟周期接受地址，第二、三个时钟周期为延时周期，另外用4个时钟周期传输一个块，则读操作的总线传输率为（ 343MB/s）总线宽度： 6X 4=24B解析：读操作的时钟周期数：1+2+4=7 对应的频率：10八8/7数据传输率：24X （10八8/7）=343MB/s它的输出电平有逻辑 “1 ”、逻辑“ 0 ”、浮空三种状态。 （对）24. 三态缓冲门可组成运算器的数据总线，25. 译码器是一种组合逻辑电路，而计数器是一种时序逻辑电路。

11、 （对）错）26. 大多数微型机的总线由地址总线、数据总线和控制总线组成，因此，它们是三总线结构的第四章1. 计算机系统的三级存储器结构指的是 缓存 、 主存 和 辅存 。2. 在多级存储体系中， cache 的主要功能是 提高存储速度 ，虚拟存储器的主要功能是 增加存储容量 。3. 对存储器的要求是 速度 ， 容量 ， 位价 。为了解决这三个方面的矛盾，计算机采用多级存储器 体系结构。4. 虚拟存储器通常由主存和 辅存 两级存储系统组成。 为了在一台特定的机器上执行程序， 必须把 逻辑地址 映像到这台机器主存储器的 物理地址 空间上，这个过程称为地址映像。5. cache是一种 高速缓冲存储

12、器，是为了解决CPI和主存之间 速度 不匹配而采用的一项重要的硬件技 术，现发展为 多级缓存 体系， 指令和数据 cache 分设体系。6. 程序访问的局限性是使用（）的依据。A. 缓冲 B. cache C. 虚拟内存 D. 进程7. 下列有关存储器的描述中，不正确的是 。A.多体交叉存储器主要解决扩充容量问题B.访问存储器的请求是由CPI发出的C. cache 与主存统一编址，即主存空间的某一部分属于 cache D. cache 的功能全由硬件实现8. 为使虚存系统有效地发挥其预期的作用，所运行的程序应具有的特性是（ ） 。A. 该程序不应含有过多的 I/O 操作 B. 该程序的大小不应

13、超过实际的内存容量C. 该程序应当具有较好的局部性 D. 该程序的指令相关不应过多9. 在cache和主存的二级存储体系中，主存与 cache同时访问，cache的存取时间是100ns,主存为1000ns,如果希望有效（平均）存取时间不超过cahce存储时间的115%则cache的命中率至少应该为（）。A. 90% B. 98% C. 95%D. 99%解析：平均存取时间Ta=Tc*h+Tm*（1-h）,式中，Tc为cache的存取时间，Tn为主存的存取时间，代入数值，即 100*h+1000*（1 -h）v=1.15*100, 故 h=98.3%10. DRAM的刷新是以（）为单位的。A.

14、集中刷新 B. 分散刷新 C. 异步刷新 D. 都不对11. 假定用若干2Kx4位的芯片组成一个8Kx8位的存储器，则地址0B1FH所在芯片的最小地址是（）。A. 0000H B. 0600H C. 0700H D. 0800H12. 某计算机字长为16位，存储器容量为256KB CPU按字寻址，其寻址范围是（）。A. 0 219-1 B. 022-1 C. 0 218-1 D. 0 217-113. 已知单体存储器的T为110ns，总线传输周期为10ns,则当采用低位交叉的多模块存储器时，存储体数 应（ ）。A. 大于11 B. 等于11 C. 小于11 D. 大于等于 1114. 在高速缓

15、冲系统中，主存容量为 64MB cache为512KB则该存储系统的容量为（）。A. 64MB+512KB B. 64MB C. 64MB 64MB+512KB D. 64MB-512KB15. 在计算机中，存储器是数据传送的中心，但访问存储器的请求是由CPU或I/O所发出的。（对）16. 为什么要把存储系统细分成若干个级别？目前微机的存储系统中主要有哪几级存储器？各级存储器是 如何分工的？答：程序访问的局部性原理（ 1）空间局部：一个数据项被引用，那么与它地址相近的数据项可能很快被引 用；（ 2）时间局部：一个数据项被引用，在不久将来，它有可能再次被引用。目前微机的存储系统主要有 3级，高速缓冲存储器、内存储器和辅助存储器 高速缓冲存储器：是一种高速、小容量存储器，临时存放指令和数据，以提高处理速度。内存储器：内存存取速度快，CPI可直接对它进行访问，用来存放计算机运行期间的大量程序和数据。辅存存储容量大，价格低，CPI不能直接进行访问，通常用来存放系统程序、大型文件及数据库等。17. 计算机存储系统分哪几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对关系如何？答：存储