(完整word版)EDA实验报告实验四：交通灯控制器设计

1、 实验四 交通灯控制器设计一、实验目的二、设计要求完成设计、仿真、调试、下载、硬件测试等环节，在型 eda 实验装置上实现一个由一条主干道和一条乡间公路的汇合点形成的十字交叉路口的交通灯控制器功能，具体要求如下：1、有 mr （主红）、my （主黄）、mg （主绿）、cr （乡红）、cy （乡黄）、cg （乡绿）六盏交通灯需要控制；3、乡间公路右侧各埋有一个串连传感器，当有车辆准备通过乡间公路时，发出请求信号 s=1 ，其余时间 s=0 ；4、平时系统停留在主干道通行（mgcr ）状态，一旦 s 信号有效，经主道黄灯 4秒（mycr ）状态后转入乡间公路通行（mrcg ）状态，但要保证主干道通

2、行大于一分钟后才能转换；5、一旦 s 信号消失，系统脱离 mrcg 状态，即经乡道黄灯 4 秒（mrcy ）状态进入 mgcr 状态，即使 s 信号一直有效，mrcg 状态也不得长于 20 秒钟；6、控制对象除红绿灯之外，还包括分别在主干道和乡间公路各有一个两位十进制倒计时数码管显示。四、实验思路1、设计一个状态寄存器，控制六盏灯的亮与灭 3、设计一个译码显示电路，将计时器的八位 bcd 码转化为数码管可以显示的段位码。通过动态扫描电路实现。4、设计一个分频器，将扫描频率分频为基准频率，提供计时器，状态器，译码显示的钟控。1、建立工作库文件夹和编辑设计文件1）建立一个文件夹保存工程文件；2）打

3、开 quartusii，建立新的 vhdl 文件，再打开的页面下输入以下程序控制 6 盏灯的模块代码：library ieee;architecture behav of jtd iswhen mycr=if count=00000001 thenstate=mrcg;mr=1;cg=1;mg=0;my=0;cr=0;cy=0;else state=mycr;my=1;cr=1;mg=0;mr=0;cg=0;cy=0;end if; end case;end if;end process;end behav;控制数码管显示倒计时数并且输出：library ieee;port(clk,s:in

4、std_logic;tim:out std_logic_vector(7 downto 0);variable b:std_logic:=0;variable a:std_logic:=0;variable th,tl:std_logic_vector(3 downto 0);-if reset=1 then state if a=0 thenth:=0000;tl:=0100;a:=1;else3 if not(th=0000 and tl=0010) thenelse th:=0000;tl:=0001;a:=0;stateif s=1 thenif a=0 thenth:=0010;tl

5、:=0000;a:=1;elseelse th:=0000;tl:=0001;a:=0;state=mrcy;end if;else a:=0;stateif a=0 thenth:=0000;tl:=0100;a:=1;elseelse th:=0000;tl:=0001;a:=0;state=mgcr;end if;end case;tim = th & tl;动态译码显示电路library ieee;port(clk:in std_logic;inpo:in std_logic_vector(7 downto 0);sl0,sl1,sl2:buffer std_logic;sel:out

6、 std_logic_vector(7 downto 0);sg:out std_logic_vector(7 downto 0);gw,sw: buffer std_logic_vector(3 downto 0);4 signal cnt8: std_logic_vector(2 downto 0);else cnt80);end if;sel(2) sl2=0;sl1=1;sl0=0;a sl2=0;sl1=0;sl0=1;anull;end case;end process ;p4:process(a)begincase a isend case;end process;end beh

7、av;library ieee;architecture one of fen is5 beginif fullevent and full = 1 thencnt2 := not cnt2; -如果溢出标志信号 full 为高电平，d 触发器输出取反if cnt2 = 1 then fout = 1; else fout = 0;end if;end if;end process p_div ;end;2、编译过程jtdclkmgmymrcgcycrresetsinst16 4）控制分频的模块4、建立新的工程,将各个模块的元器件用原理图连接，进行编译。原理图如下：5、系统仿真1）建立新的波形

8、激励文件7 当没有完成模 60 计数，即使 s=1，状态也不发生改变当 s 一旦为 0，乡道立刻进入黄灯状态，并持续四秒8 6、引脚设定六、实验现象及验证1、当“电平1”不按时（s 为 0），数码管一直保持 60 秒倒计时，计数结束后数码管保9 持 000001 状态，led 灯保持 001100；2、当按下“电平1”（s 为 1），数码管倒计时4 秒，led 灯 011100；随后倒计时 20 秒，led 灯 100001，此后倒计时 4 秒，led 灯 001011；最后进入倒计时 60 秒；3、当倒计时 20 秒时，若灭掉“电平 1”（s 变为 0），数码管倒计时 4 秒，led 灯 001011；最后进入倒计时 60 秒。（6 个 led 分别对应主红黄绿、乡红黄绿）七、实验心得1、学会了模可变倒计时计数器，熟悉了 if not语句，这次试验用了四个模块，总体思路比较清晰，明白了主绿乡红、主黄乡红、主红乡绿、主红乡黄4个状态之间的循环。2