对m语言流程控制语句语义分析方法的研究

1、9 / 8SoC际及其发展X海旻 詹明魁 X夏宁软件03 (2)班 033168 bilsin90gmail.软件03 (2)班 033191 nikuizhaiignuil.软件 03 班 033150 tongjixianinggmail.賺理发展过程对IP芯核的I孙理念与相对支术进行了寸，歸树当亍了讨论与題 soc技术,关键词:SoC技术；IP芯核；矣充设计；体聲构1引言纵观半导体产业的发展，基本每隔20年就有一次大的变革。在从60年代开始的第一次 变革中，IC公司从系统公司中分离岀来：而从80年代开始的第二次变革诞生了 ASIC （专用 集成电路），使门阵列和标准单元设计技术成熟，从而

2、出现了以设计为主的FablessIC公司和 以加匸为主的Foundry公司：2000年前后，得益于半导体工艺技术的不断发展，可集成的晶 体管数目可达到一千万个，采用一般的ASIC设计方法实现起来比较困难，于是基于IP复用 的设计方法被提岀，IP提供商、芯片协议公司等新兴的公司应运而生。表1回顾了集成电路 技术发展的历史。年份1948- 1950196119661971198019902000规模晶体管分离 元件SSIMSILSIVLSIGSI理论集 成度10-10210-103103-105105 -10816*109每芯片 晶体管 舷度1110103103-2*1032*103-5*1051

3、08代表产品二极 管 三极门电路 触发器计数器 加法器8位微 处理器16 位、32 位微处理 器SoC髙 档微处 理器表1集成电路技术发展简况当今，在微电子及英应用领域正在发生一场前所未有的革命性变革，这场变革是由片上 系统SoC (System on a Chip )技术研究应用和发展引起的。片上系统(SoC)技术是以超深 亚微来 VDSM(VferDeep Sub Micron )工艺和知识产权 IP (Intellectual Property)核复用(Reuse) 技术为支撑。SoC技术是当今超大规模集成电路的发展趋势，也是21世纪集成电路技术的主 流，为集成电路产业提供了前所未有的广

4、阔市场和难得的发展机遇。SoC技术应用研究和发 展将对经济建设、社会发展、国家安全和经济社会信息化有着重大意义，同时也为微电子应 用产品研究开发.生产提供了新型的优秀的技术方法和工具。SoC设计观念与传统设计观念完全不同。在SoC设讣中，设计者面对的不再是电路芯片: 而是能实现设计功能的IP模块库。SoC设汁不能一切从头开始，要将设让建立在较髙的基础 之上，利用己有的IP芯核进行设计重用。建立在IP芯核基础上的系统级芯片设计技术，使 设讣方法从传统的电路级设讣转向系统级设讣。亳无疑讪 今天的髙技术公司若不能很快地 成功过渡到SoC设计就有被历史淘汰的危险，因此，研究、开发、应用SoC技术对于企

5、业发 展具有至关重要的意义。2基本概念及SoC设计流程系统级集成电路(SoC)的概念一般是指，能在单一硅片上实现信号采集、转换、存储、 处理、U0等功能，将数字电路、模拟电路、信号采集和转换电路、存储器、MPU, MCU, DSP等集成在一块芯片上实现一个系统功能核心Core (比如嵌人式CPU)和若干IP模块组 成。所谓IP ( Intellectual Properties)模块，是指具有知识产权的模块，包括软IP、固化IP 和硬IP3种类型。随着IC的发展和SoC复杂程度的提高，IP己成为SoC设讣的技术基础， 因此给IP的开发带来巨大的商机，使IP成为了一种商品，IP技术越来越成为IC

6、业界广泛关 注的焦点。SoC系统设讣方法对传统的设计方法及EDA工具提出了新的挑战 一方而，由于电路 设讣复杂程度的增加和币场周期缩短的压力，要求SoC系统设汁采用基于IP.重用和模块的 设讣方法；另一方而，深亚微米技术带来新的可靠性问题和物理删，使得底层的细节必须 引起前所未有的重视。SoC系统设计涉及髙层和底层两个方而，通过适当地处理两者的关系. 保证高层设讣能顺利地连接到底层。下而简单介绍一下SoC基本设计流程。通常，SoC设计包括系统级设计、电路级设讣、 物理实现、物理验证及最终验证。SoC设汁中的关键环节是IPCoreMffl技术，完成一个片上 系统设让必须要在很大程度上依赖对公司内

7、部或其它公司的已成熟芯核即IP Core设计的复 用，片上系统由IPCoe的组合将完成50%90%系统功能，图1是SoC的基本设讣流程。 产品软件部分硬件部分系统级1源代码1 l】p复用RTL级至GDSI1 级图1 SoC的设计流程从图1可以看出IP核设计复用技术对SoC设讣的重要性。但是由于缺乏IP设计规X和 标准，设计风格的差异导致IP核交流复用的困难和风险，阻碍了 SoC的快速发展。而且， 在SoC的设计项目中通常包括CPU, DSP等需要软件控制的部分，用通常的硬件描述语言 HDL构建、协调及验证这些模块时将遇到巨大的困难和耗费大量的时间。SoC设讣槪念的岀 现给电子系统的设计带来诸多

8、优点:芯片级的系统集成带来其体积和功耗小，可靠性、稳定性 和抗丁扰性大为提髙，且信号的传输延迟降低.系统可以运行在更髙的频率上，因此大大 缩小了系统尺寸，降低了系统造价，并且更易于编译、节能等。3 SoC所涉及的关键技术SoC作为系统级集成电路，能在单一硅芯片上植信号采集、转换、存储、处理和I/O等 功能，将数字电路、模拟电路、信号采集和转换电路和、存储器、MPU. MCU、DSP等集 成在一块芯片上实现一个系统功能。这是一个非常复杂的技术，它的实现主要涉及如下9个 方而： 深亚微米技术工艺加工线宽的不断减少，给电路的设汁仿真带来了新的挑战。原可忽略的器件模型的 二级三级也必须加以考虑。线与线

9、、器件与器件间的相互影响将变得不可忽略。 低电压、低功耗技术线宽的变小，使电源电压也变小，给电路设讣与阈值电压提岀了新的要求。同时随着集 成度的提髙，电路功耗也会相应提髙，所以必须采取相应措施，以降低功耗。 低噪声设计及隔离技术随着电路工作频率和集成度的提高，噪声影响将变得越来越严重，降噪和隔离技术变得 十分重要。对要求较髙的E出洛 用PN结隔离和挖槽还不能达到要求。作为过渡，目前提出T SiP E|3g (System in Package),即把几个电路封装在一起，多片集成成SoC。特姝电路的工艺兼容技术SoC工艺技术主要考虑一些特殊工艺的相互兼容性，例如DRAW Rash与Logic工艺

10、 的兼容.数字与模拟的相互兼容。IP核的集成必须考虑工艺、电参数等条件的相互加容。 设计方法的研究SoC的出现对设计方法也提岀了更髙的要求。这主要包括设汁软件和设讣方法的研究和 提髙，使设讣工程师在设计阶段就能正确地仿真岀电路系统的全部功能和真实性能指标。 嵌入式IP核设计技术SoC是许多嵌入式IP核的集成，所以有许多IP核亟待研究开发，例如Controller DSP、 Interface. Bus及Memory技术等。IP核不仅指数字IP核，同时还包括模拟IP核。模拟IP 核通常还含有电容、电感等。同时IP核还分为软核(Soft Core).硬核(HardCore).固核(Firm Cor

11、e)o 测试策略和可测性技术为了检测设讣中的错误，可测性设讣是必需的。SoC测试可用结构测试和可测性设汁等 方法。DFT技术包括内建自测试、扫描测试及特左测试等。 软硬件协同设计技术目前的系统若不包括软件则不成为一个完整的系统，所以SoC应该说是一个软件和硬件 整介的系统。系统仿真时必须将软件和硬件结合在一起进行仿真。 安全XX技术该技术涵盖算法和软硬件实现，在通信和金融(例如IC卡)中成为重要。常用加密算法 有DES和RSA等。这9个方而是进行SoC开发时必须要认貞考虑的问题，任何一个忽视，都会在产品的性 能和成本方而带来巨大影响。因此研究开发SoC首先应从市场需要出发，选怎一个研究开 发的

12、目标。4 SoC中的核0IP芯核过去完成完整系统功能的是一块或多块多层PCB或多层MCM,随着半导体工艺的发展, 一个完整的系统可以在一块芯片上实现。目前设汁师把预先设汁好的功能块代替需要单独设 讣的部件，把它们连接在一起放在一个芯片上，这些功能块芯核包括微处理器、DSP、接口 I/O、存储器等。以上功能块芯核均称IP芯核。IP是受专利、产权保护的所有产品、技术和软件。对于 SoC, IP芯核是组成系统级芯片的基本功能块，它可以由用户开发，IC厂家开或第三方开发。 IP芯核可以是一个可综合的HDL或是一个门级的HDL或是芯片的版图。它通常分为硬核、 固核、软核。硬核是被投丿;测试验证过的具有特

13、定功能针对具体工艺的物理图。固核是将 RTL级的描述结合具体标准单元库进行逻辑综合优化形成的门级网表，它可以结合具体应用 进行适当修改重新验证，用于新的设计。软核是用硬件描述语言HDL或C语言写成的功能 软件，用于功能仿真，具有较大的灵活性。目前也有人正在研究将专有算法(PA proprietary algorithm)通过软件工具转换成IP芯核的工作IP芯核应具备以下特点：1）高的可预测性2）可能达到的最好性能3）根据需要可灵活重塑4）可接受的成本目前采用IP芯核的最主要的动力是能缩短SoC的研制周期，快速投放市场。用IP芯核 设讣比从头到尾设汁芯片右省40%以上的时间。另一个重要原因是设计

14、工具和制适能力的脱 节，现有设讣工具不能满足SoC的设计需要。第三是成本因素，选择IP芯核意味着降低了 该部件的设il验证成本。目前IP芯核已成为SoC设汁的基础，SoC研制成功的关键是是否有大量可用的IP芯核 和先进的工艺加工线，见图2。今后50%以上的SoC设计将基于IP芯核。图3是ICE给岀 的世界IP芯核市场预测，1999年为5.28亿美元 增长率为33.7%。计 封尖 丄艺才ILL枚依硬桧图3世界IP芯核1997-2003年市场发展趋势图2影响SoC的主要技术5 SoC技术的展望ROM微处理器音频/视频编解码单元RAMFLASH应用逻辑数字佶号处理单元USB测试接口外部数字接口传统的

15、 SoC 系统源于 ASIC （Application Specific Integrated Circuit）,其典型结构如图 4 所示。这种SoC系统主要是数字部分，包括处理器、存储器、外部接口和相应的嵌人式软件。图4传统的SoC结构但随着单片集成电路设讣技术、IP核复用技术和工艺制造技术的进步，以及人们对系统 小型化、便携化要求的提髙，现代的SoC芯片所采用的模块与传统的SoC芯片比较，更加多 样化和更为复杂让我们以微处理器和无线手持两个应用领域为例，说明其结构上的复杂性。 对于微处理器，有些公司将大量的功能集成在单个芯片上，如复杂的微处理器有多个执行单 元、大型的L2 SRAM cac

16、he储存器、存储器加上I/O控制器及图形引擎等。甚至在同一个芯 片上包含两个复杂的微处理器。对于一些包含在无线手持里的SoC,其上集成有RF模块、 模拟模块、闪存模块、数字CMOS逻辑模块以及嵌人式的DRAM模块等。图5为单芯片蓝 牙的主要系统框图匚图5单芯片蓝牙SoC系统框架图对比图4和图5,可以发现，现代的SoC的发展趋势是将越来越多的功能:数字的、模拟 的.射频的、音频的、微处理器及复杂的模拟与数字接口等集成在单芯片上。现代的SoC,通常都存在混合工艺和混合信号，与无线手持类似，它们都有如下的特征 很大的体积、很髙的频率、混合技术(RF. analog, flash, c-DRAM pl

17、us digital)以及无源元件等。 将如此庞大的功能系统集成在单个芯片上，首先大大增加了工艺过程和工艺的复杂性，降低 了成品率，增加了生产成本;同时要求芯片的而积要很大，因为芯片的尺寸与缺陷有关，缺陷 密度与芯片的而积是成正比的，大芯片(3400mm2),生产成本就非常昂贵(1000$.2001年 的参考价格)，从而降低了圆片的生产率(指每个圆片上好的芯片数)。典型的数据是，200 min 的圆片上可生产的芯片数约为36个，但加工出来可卖的好芯片只有34个，显然其成品率低 于0%。而 ITRS (International Teclmology Roadinap for Semicondu

18、ctors) i f划使用大于 200 min 甚至更大的圆片，未来几年都不可能改变大芯片生产成本昂贵的状态。另外，不考虑成本因 素，太大的芯片也会带来其它的问题，在文献中用L3 (Long Loss Line)来表征。L3问题 是指与芯片上固有传输线电阻相关的高延时，小横截而的长传输线，其总电阻是低损耗的传 输线的总电阻的1020倍，这种线的传输延时是低损耗线的5J0倍。这意味着，系统的工作 频率在2GHz以上时.只能在大芯片的局部区域支持最髙的时钟频率。而且许多功能由于所 使用的半导体硅片的限制不能够被优化*由于SoC遇到了上述种种严峻的挑战，一种观点认为，部分的SoC在设汁思想上是充满

19、希望的，但在工艺上却缺乏实现的途径：另一种观点认为，SoC对许多应用领域都不是一种 低成本的解决方案，而一些被称为FCMs (Few-Chip-Modules)的小的多芯片模块MCMs (Multi-chipmodules)也许是一个已知系统应用的功能一成本的优化解决方案，这种优化解 决方案也被称为Sip (steminPackage)o Sip技术允许将不同种类的器件集成在一个小的封装 中，包括在基片上的嵌人式器件和三维芯片堆积方式。对于Sip结构，特姝的功能可以特殊 设讣，既能保持髙带宽、低延时的特征优势，又能减小芯片到芯片之间的总线电容.从而达 到大幅度地减小系统功率要求和热耗散的目的。

20、基于Sip的种种优点，可以预言SoC的应用 领域都可以用Sip来替代。当SoC和Sip在功能上都能满足要求时，最终选择SoC或Sip设计的决策取决于成本分 析结果，成本分析将功能、圆片尺寸、芯片成品率、工艺复杂性、制造成本等因素全都考虑 在内。下而以蜂窝式手持为例，分别进行SoC与Sip结构设计的成本分析。图6为该电路SoC 与Sip设计结构示意图。用SoC设计其结果为一片25mm ASIC芯片；用Sip设讣，可用4 个14 mm的芯片组成。表2列出了采用SoC与Sip设计成本分析表。图6蜂窝式手持SoC和Sip结构示意图设计芯片价格($)芯片总价($)封装价格($)电路总价($)SOC2 9672 9671003 067SiP3941 5752001 775表2蜂窝式电路采用SoC与Sip设计成本分析表从表2可以得出结论，即蜂窝式手持的Sip结构比SoC结构成本低40 %。这是针对芯片 都是CMOS工艺的情况，如果是混合工艺，Sip结构与SoC结构相比，其优势更大。Sip是 SoC与传统的独立封装产品的良好结合点，合适的Sip设计既能够提供SoC希望的功能，同 时拥有低功耗、髙速度和小体积的优点，而且避免了由于制造工艺复杂、产品测试难度及产 品面市延时的增